XHCI 1.2b 规范摘要（九）

在这里插入图片描述

系列文章目录

XHCI 1.2b 规范摘要（一）
XHCI 1.2b 规范摘要（二）
XHCI 1.2b 规范摘要（三）
XHCI 1.2b 规范摘要（四）
XHCI 1.2b 规范摘要（五）
XHCI 1.2b 规范摘要（六）
XHCI 1.2b 规范摘要（七）
XHCI 1.2b 规范摘要（八）
XHCI 1.2b 规范摘要（九）

文章目录

系列文章目录
5 寄存器接口（Register Interface）
- 5.1 寄存器约定（Register Conventions）
- - 5.1.1 属性（Attributes）
  - 5.1.2 电源井注意事项（Power Well Considerations）
- 5.2 PCI 配置寄存器（USB）
- - 5.2.1 Type 0 PCI Header
  - 5.2.2 类代码寄存器（Class Code Register）
  - 5.2.3 串行总线版本号寄存器（SBRN）
  - 5.2.4 帧长调整寄存器（FLADJ）
  - 5.2.5 默认尽力服务延迟（DBESL）
  - 5.2.6 默认尽力服务延迟深度（DBESLD）
  - 5.2.7 PCI 电源管理接口（PCI Power Management Interface）
  - - 5.2.7.1 PCI 电源管理寄存器（PCI Power Management Registers）
  - 5.2.8 消息信号中断（MSI & MSI-X）功能
  - - 5.2.8.1 配置 MSI（MSI configuration）
    - 5.2.8.2 配置 MSI-X（MSI-X configuration）
    - 5.2.8.3 MSI-X 表（MSI-X Table）
    - 5.2.8.4 MSI-X PBA
    - 5.2.8.5 访问 MSI-X 表和 MSI-X PBA
  - 5.2.9 PCI Express Capability
  - 5.2.10 SR-IOV 扩展能力（SR-IOV Extended Capability）
- 5.3 Host Controller 功能寄存器
- - 5.3.1 功能寄存器长度（CAPLENGTH）
  - 5.3.2 主机控制器接口版本号（HCIVERSION）
  - 5.3.3 结构参数1 (HCSPARAMS1)
  - 5.3.4 结构参数2 (HCSPARAMS2)
  - 5.3.5 结构参数3 (HCSPARAMS3)
  - 5.3.6 能力参数1 (HCCPARAMS1)
  - 5.3.7 门铃偏移（DBOFF）
  - 5.3.8 运行时寄存器空间偏移（RTSOFF）
  - 5.3.9 功能参数 2 （HCCPARAMS2）
  - 5.3.10 基于虚拟化的可信 IO 寄存器空间偏移（VTIOSOFF）

5 寄存器接口（Register Interface）

可扩展的 USB 主机控制器包含许多软件可访问的硬件寄存器。大部分 registers 显示为 Memory-mapped Host Controller Registers 。其他 registers 可能使用非 memory address 机制出现，例如基于 PCI 或 PCIe 的 Host Controller 。对于这些 designs，需要实现相应规范定义的 required registers 。

请注意， xHCI 不需要支持独占访问机制（例如 PCI LOCK）来访问内存映射寄存器空间。因此，如果软件尝试对 host controller memory-mapped register space 进行独占访问，则结果是不确定的。

在这里插入图片描述

有关 xHCI 扩展功能寄存器集的细目，请参阅表 7-2。

在这里插入图片描述

5.1 寄存器约定（Register Conventions）

如果 xHC 支持 64 位寻址 (AC64 = ‘1’)，则软件应仅使用 Qword 访问来写入 64 位寄存器。如果系统无法发出 Qword 访问，则应使用 2 个 Dword 访问来写入 64 位地址字段；先写入低 Dword，然后写入高 Dword。

如果 xHC 支持 32 位寻址 (AC64 = ‘0’)，则包含 64 位地址字段的寄存器的高 Dword 未使用，软件应仅使用 Dword 访问来写入地址。

在这里插入图片描述

注意：USB 传统支持 (USBLEGSUP) 扩展功能需要支持信号量地址的字节访问，请参阅第 7.1 节。

所有多字节寄存器字段都遵循小端顺序；也就是说，较低的地址包含字段的最低有效部分。字段内的字节/字符应采用小端顺序，即，字符串的第一个字符在最低有效字节，第二个字符在下一个有效字节，依此类推。

5.1.1 属性（Attributes）

以下表示法用于描述 register 访问属性：

在这里插入图片描述

5.1.2 电源井注意事项（Power Well Considerations）

请参阅第 4.23.1 节。

5.2 PCI 配置寄存器（USB）

PCI Configuration Registers (USB) 。

专为在基于 PCI 的系统中运行而设计的 xHC 应实现符合 PCI 规范或 PCIe 规范的 PCI 配置空间，具体取决于目标操作环境。实施者应参考 PCI 特别兴趣小组（SIG）（http://www.pcisig.com）发布的相应规范。

5.2.1 Type 0 PCI Header

图 5-1 描述了 xHC 的 PCI 配置空间。基于 PCI 的 xHC 需要实现 PCI，即 0 类 PCI 设备标头，如下所示。xHC 还需要至少实现前两个基址寄存器（BAR 0 和 BAR 1）才能启用 64 位寻址。这些 Base Address Registers 用于指向主机控制器的内存映射 Input/Output （MMIO）寄存器空间的开头。

在这里插入图片描述

寄存器指向关系：

在这里插入图片描述

5.2.2 类代码寄存器（Class Code Register）

在这里插入图片描述

此 register 包含与 Sub-Class Code 和 Base Class Code 定义相关的器件编程接口信息。此寄存器还标识 Base Class Code 和与 Base Class Code 相关的函数子类。

在这里插入图片描述

5.2.3 串行总线版本号寄存器（SBRN）

Serial Bus Release Number Register (SBRN) 。

在这里插入图片描述

该寄存器包含该通用串行总线主控制器模块所符合的通用串行总线规范的版本。

5.2.4 帧长调整寄存器（FLADJ）

Frame Length Adjustment Register (FLADJ) 。

在这里插入图片描述

该寄存器位于辅助电源井中。此功能用于调整与生成驱动 SOF 计数器的时钟的时钟源之间的任何偏移。当将新值写入这六个位时，将调整由 xHC 实现的所有 USB 总线的帧长度。其初始编程值取决于硬件 USB 时钟的准确性，并由系统软件（通常是 BIOS）初始化。仅当 USBSTS 寄存器中的 HCHalted (HCH) 位为“1”时才应修改此寄存器。在主机控制器运行时更改此寄存器的值会产生未定义的结果。

5.2.5 默认尽力服务延迟（DBESL）

Default Best Effort Service Latency (DBESL) 。

在这里插入图片描述

该寄存器包含对 PORTPMSC 最佳努力服务延迟 (BESL) 字段进行编程的最佳值。有关详细信息，请参阅第 4.23.5.1.1.1 节。

如果不支持 BESL LPM（HLC =“0”或 BLC =“0”），则保留此寄存器。

5.2.6 默认尽力服务延迟深度（DBESLD）

Default Best Effort Service Latency Deep (DBESLD) 。

在这里插入图片描述

该寄存器包含对 PORTPMSC 最佳努力服务延迟 - 深度 (BESLD) 字段进行编程的最佳值。有关更多信息，请参阅第 4.23.5.1.1.1 节。

如果不支持 BESL LPM（HLC =“0”或 BLC =“0”），则保留此寄存器。

5.2.7 PCI 电源管理接口（PCI Power Management Interface）

下图是 PCI 电源管理功能（PCI Power Management Capability）中定义的寄存器的描述。xHCI 兼容主机控制器应实现 PCI 规范中定义的 PCI Power Management Capability，该寄存器与 PCI PM 规范中定义的结构几乎相同，但有一些额外的要求。有关 PCI 电源管理的其他 xHCI 操作要求，请参阅附录 A.1。

在这里插入图片描述