Marin说PCB之GMSL2 的Layout走线的注意事项

昨天有一位铁粉私信问我能不能讲解一下GMSL走线的一些注意事项啥的，我说当等我从以色列出差回来就给你更新一下这个，当然后来又很多的热心的粉丝提出很多的想法，我会一一给大家解答分享的，本期文章主要先给大家分享一下美信的手册上关于GMSL走线的一些注意事项,诸位道友们看完记得点赞加关注啊。

关于GMSL2 的Layout走线设计规则如下所示，诸位帅哥美女们拿好笔记本记住了：

1，Route the serial link trace as a microstrip on the top layer or as a stripline in a middle layer (if EMI/EMCis a concern).将串行链路迹线布线（GMSL）为顶层的微带或中间层的带状线（如果是考虑到EMI/EMC情况下。

（GMSL2的走线在L3层）

目前小编我这边做的最多的情况其实还是把GMSL走线放在内层比较好一些。

2，Use 100-ohm differential or 50-ohm single ended trace routing with impedance control ( ±10%).使用阻抗控制（±10%）的100欧姆差分或50欧姆单端迹线布线。

3，Minimize impedance discontinuities by using proven design and simulation practices.(通过使用经过验证的设计和仿真实践，最大限度地减少阻抗不连续性)。这个主要是要求GMSL走线上尽量不要出现跨分割的现象。

4，Place IC as close as possible to the connectors to minimize trace length. Traces should be less than 2inches (5cm) to meet the GMSL PCB channel specification.（将IC尽可能靠近连接器，以尽量减少迹线长度。痕迹应少于2个英寸（5cm），符合GML PCB通道规范）

（Schematic and Layout example for single ended (COAX) operation ）

（Schematic and layout example for shielded twisted pair (STP) operation）

关于这个GMSL走线要求小于2英寸，小编我这边做了仿真比对，其实GMSL走线超了一些只要你的通道上的IL插损满足GMSL的限值曲线的要求也是可以的，当然了GMSL布线能够做到短一些的话还是尽量保持吧。

5，Minimize vias. If vias are required, eliminate via stubs by using back drilled vias, and add groundtransition vias next to signal vias.（尽量减少通孔。如果需要通孔，使用背钻通孔消除通孔短截线，并添加接地信号通孔旁边的过渡通孔。）

其实从成本的角度出发我们可以通过把接口和芯片放在不同的层面去减少过孔的STUB，不一定非得是用背钻去优化这个，而且我们也可以通过把通孔连接器的非功能焊盘去掉，加大反焊盘尺寸，以及换层信号via的非功能焊盘去掉这三种优化方法其实就已经足够了，现在几乎所有的大公司的项目都是在降本增效，你在这个时候非要去增加项目的成本，岂不是让你部门的PM请你喝茶约谈了。

6， Place AC coupling capacitors on the top layer as close to the IC as possible (within 500mils ensures it isless than 0.5UI from the transmitter). Route signal differentially to the AC coupling capacitors, even inCOAX mode. Ensure 100-ohm impedance and length matching to the AC capacitors.（将交流耦合电容器放AC电容置在顶层，尽可能靠近IC（500mil以内）来自发射器的小于0.5UI）。将信号差分传输到交流耦合电容器，即使在COAX模式。确保100欧姆阻抗和长度与交流电容器匹配）

实际我们在摆放布局的时候也是把这个电容靠近IC这边放置的，所以说这个一般都是满足手册上提到的这个要求的。

7，In COAX mode, terminate the SION trace with an AC coupling capacitor and 50ohm resistor to ground.

8，In STP mode, ensure length matching and consistent coupling distance between traces.（在STP模式下，确保迹线之间的长度匹配和一致的耦合距离。）

9， Eliminate stubs by placing component pads directly on the high-speed trace, including line fault, POC,and ESD components.（通过将元件焊盘直接放置在高速迹线上来消除短截线，包括线路故障、POC，以及ESD组件。）

10， Use cutouts in the reference layer under the pads of components on the high-speed trace. The size of these cutouts depends on the specific PCB stackup. For example, for Maxim Evkits the cutouts are1.35X the pad size.（在高速迹线上组件焊盘下方的参考层中使用切口。尺寸
这些切口取决于特定的PCB堆叠。例如，对于Maxim Evkits来说，切口是焊盘尺寸的1.35倍，这个也是一个设计经验值了，实际还是以你们的单板的实际情况去分析了）

以10层板为例子，AC电容那边的焊盘是挖空了相邻GND层，L8层在其挖空下面补了GND平面。

这里的参考面的挖空包括两个部分：

1，POC电感部分电路的挖空。

2，GMSL走线的器件焊盘的参考面的挖空。

关于这个挖空的尺寸小编我之前的讲解POC的时候有提及过，感兴趣的道友们可以去翻阅之前的文章。

Marin说PCB之POC电路layout设计总结

11， Follow connector vendor layout footprint recommendations.（遵循连接器供应商的布局示意图建议。）这个主要是说我们布局的时候需要参考连接器供应商提供的一些建议要求啥的。

12，For through-hole connectors use topside mounting of IC and bottom-side mounting of connector to minimize connector pin stubs to improve return loss.（对于通孔连接器，使用IC的顶部安装和连接器的底部安装尽量减少连接器引脚短截线，以提高回波损耗。）

13，Avoid 90-degree bends on high speed lines.（避免在高速线路上弯曲90度。）

我们的GMSL走线不能出现90度的直角，目前小编这边的做法都是把GMSL走线按照圆弧去优化了。

14， Maintain a continuous reference plane under high speed trace – no split ground or power planes under the serial link trace, except for ground cutouts.（在高速轨迹下保持一个连续的参考平面——在以下情况下没有分裂的地面或电源平面串行链路迹线，接地切口除外）

这个主要说的是我们GMSL走线要有完整的参考地平面，走线不要出现跨分割的情况。

15，ESD protection should be placed near the RF connector if required for application (and POC is notused).（如果应用需要，ESD保护装置应放置在RF连接器附近（POC不是
使用））

关于这个ESD的位置摆放问题小编我后面会单独出一期文章讲解到底是放置在靠近接口好还是靠近IC芯片那边好一些，这里就不再去赘述了，因为需要讲解很多，讲解多的话一些道友们就会反感了，这样就不好了，影响道友们的阅读心情我也是过意不去的，所以说嘛下回有空再说吧。

16， Use an array of ground vias in the exposed ground pad (EP) for thermal management.（在暴露的接地焊盘（EP）中使用一系列接地通孔进行热管理）

这个主要是说IC芯片那边的散热焊盘记得多加一些GND的VIA。

17， High-speed video interfaces (HDMI, OLDI, DP, eDP, DSI, CSI CPHY, CSI DPHY) and other high-speed interfaces (such as RGMII, SPI) all have their own layout requirements and impedance specifications,ength matching tolerances, and maximum trace lengths. Follow the guidance given in each specification.（高速视频接口（HDMI、OLDI、DP、eDP、DSI、CSI CPHY、CSI DPHY）和其他高速接口（如RGMII、SPI）都有自己的布局要求和阻抗规格，
长度匹配公差和最大迹线长度。遵循每个指南规范。）

• Maintain pair to pair and signal to signal distances for high speed signals to reduce crosstalk

A, Differential pair to pair distance at least 2xSeparation away。

B, Single ended signals at least 3xTrace width away or isolate on a different layer。

以上就是本期的所有内容了，我们下期文章将会通过一个实际的仿真案例再去进一步分析。