电路设计

电路板的设计

电路板的设计主要分三个步骤：设计电路原理图、生成网络表、设计印制电路板。

(1)设计电路原理图：将元器件按逻辑关系用导线连接起来。设计原理图的元件来源是“原理图库”,除了元件库外还可以由用户自己增加建立新的元件，用户可以用这些元件来实现所要设计产品的逻辑功能。例如利用Protel中的画线、总线等工具，将电路中具有电气意义的导线、符号和标识根据设计要求连接起来，构成一个完整的原理图。

(2)生成网络表：网络表是电路原理设计和印制电路板设计中的一个桥梁，它是设计工具软件自动布线的灵魂，可以从原理图中生成，也可以从印制电路板图中提取。网络表的格式包括两部分：元器件声明和网络定义。

(3)设计印制电路板：导入网络表，利用工具软件设置设计规则、叠层等，完成印制电路板设计。

电路原理图设计步骤

电路原理图设计不仅是整个电路设计的第一步，也是电路设计的基础。设计步骤如下图所示。

(1)建立元器件库中没有的库元件：利用设计软件提供的元件编辑功能建立新的库元件。

(2)设置图纸属性：设计者根据实际电路的复杂程度设置图纸大小和类型。图纸属性的设置过程实际上是建立设计平台的过程。设计者只有设置好这个工作平台，才能够在上面设计符合要求的电路图。

(3)放置元器件：根据原理图的需要，将元件从元件库中取出放置到图纸上，并根据原理图的需要进行调整，修改位置，对元件的编号、封装进行设置等。

(4)原理图布线：根据原理图的需要，利用设计软件提供的各种工具和指令进行布线，将工作平面上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。

(5)检查与校对：利用设计软件提供的各种检测功能对所绘制的原理图进行检查与校对，以保证原理图符合电气规则。这个过程包括校对元件、导线位置调整以及更改元件的属性等。

(6)电路分析与仿真：利用原理图仿真软件或设计软件提供的强大的电路仿真功能，对原理图的性能指标进行仿真，使设计者在原理图中就能对自己设计的电路性能指标进行观察、测试。

(7)生成网络表：利用设计软件提供的网络表生成工具，建立起该原理图的网络表。每个电路就是一个网络表，它是由结点、元件和连线组成的。电路原理图的网络表是电路板自动布线的灵魂，也是原理图设计软件与印刷电路设计软件之间的接口。

(8)原理图保存与输出：对设计好的原理图进行存盘，输出打印，以供存档。这个过程实际是一个对设计的图形文件输出的管理过程，是一个设置打印参数的过程。

PCB设计

PCB概述

印制电路板(Printed Circuit Board,PCB)设计是电子产品物理结构设计的一部分，它的主要任务是根据电路的原理和所需元件的封装形式进行物理结构的布局和布线。

PCB是电子产品的基石。任何电子产品都是由形形色色的电子元件组成，而这些电子元件的载体和相互连接所依靠的正是印制电路板。

PCB设计步骤

PCB设计步骤如下图所示。

(1)建立封装库中没有的封装：利用设计工具提供的元件封装编辑器新建该元器件的封装。

(2)规划电路板：设置习惯性的环境参数和文档参数，如选择层面、外形标尺大小等。

(3)载入网络表和元件封装：载入前面所准备的网络表，将元件封装自动放入电路规划的外形范围内。但这些元件封装是叠放在一起的，设计者必须将它们分开，并放置在适当的位置。

(4)布置元件封装：可采用自动布置和手工布置结合的方法，将元件封装放置在适当的位置。

(5)布线：自动或手工布线。在采用自动布线时，如果布线没有完全成功，或者有不满意和出现违规错误的地方，就要进行手工调整。

(6)设计规则检查：设计的PCB板图是由许多图件构成的，如元件、铜锡线、过孔等，在旋转多个图件时，需要顾及它周围的图件，例如元件不能重叠，网络不可短路，电源网络与其他信号线的间距应足够大等。大多数设计软件可以对设计完成的PCB自动进行检查，给出详细违规报告。

(7)PCB仿真分析：能保证在物理制作之前，对PCB的信号处理进行仿真分析，以便进一步完善、修改。它同设计规划检查的内容是不同的。它主要分析布局布线对各参数的影响。

(8)存档输出：将设计好的印制板图保存为PCB图或其他类型的文档，以便今后使用、加工。

多层PCB布线注意事项

多层PCB布线注意事项如下。

(1)高频信号线一定要短，不可以有尖角(直角),两根线之间的距离不宜平行、过近，否则可能会产生寄生电容。如果是两面板，一面的线布成横线，一面的线布成坚线。尽量不要布成斜线。首先手工将比较复杂的线布好，将布好的线锁定后，再使用自动布线功能，一般就可以完成全部布线。一般来说，线宽一般为0.3mm,间隔也为0.3mm;但是电源线或者大电流线应该有足够宽度，一般需要60～80mil。

(2)做好屏蔽。铜膜线的地线应该在电路板的周边，同时将电路上可以利用的空间全部使用铜锚做地线，增强屏蔽能力，并且防止寄生电容。

(3)地线的共阻抗干扰。电路图上的地线表示电路中的零电位，并用作电路中其他各点的公共参考点，在实际电路中由于地线(铜膜线)阻抗的存在，必然会带来共阻抗干扰，因此在布线时，不能将具有地线符号的点随便连接在一起，这可能引起有害的耦合而影响电路的正常工作。

PCB设计可靠性——地线设计

在电子设备中，接地是控制干扰的重要方法，在地线设计中，应该注意以下几点：

(1)正确选择单点接地与多点接地，在低频电路中(工作频率小于1MHz),采用一点接地；在高频电路中(工作频率大于10MHz),采用就近多点接地。

(2)将数字电路和模拟电路分开，两者地线不要混淆，分别与电源端地线相连。

(3)尽量加粗地线，若地线很细，接地电位则随电流的变化而变化，如有可能，接地线宽度应大于3mm。

(4)将接地线构成闭环路，可以明显提高抗噪声能力。

PCB设计可靠性——电磁兼容性设计

电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，又能减少电子设备本身对其他电子设备的电磁干扰。应注意以下几点：

(1)选择合理的导线宽度：由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立元件电路，印制导线宽度在1.5mm左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2mm～1mm之间选择。

(2)采用正确的布线策略：最好采用井字形网状布线结构，PCB的一面横向布线，另一面纵向布线；尽量减少导线的不连续性，例如导线不要突变，拐角应大于90°;尽量避免长距离的平行走线，尽可能拉开线与线之间的距离；在一些对干扰十分敏感的信号线之间设置一根地线，可以有效抑制串扰。布线示意如下图所示。

(3)抑制反射干扰：尽量缩短印制线的长度；采用慢速电路；加相同阻值的匹配电阻。

PCB设计可靠性——去耦电容配置

配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法。

PCB的尺寸和器件的布置

相互有关的元件尽量放得靠近一些；时钟发生器、晶振和CPU的时钟输入端易产生干扰，要相互靠近一些；易产生噪声的元件、小电流电路、大电流电路等应尽量远离逻辑电路。

散热设计

从有利于散热的角度出发，PCB最好是直立安装，板与板之间的距离一般不应小于2cm,而且器件在PCB上的排列方式应遵循一定的规则。

电子设计

电子设计概述

随着半导体工艺水平的不断提高，芯片中己经能够集成几百万个门电路，一个完整的数字电子系统可以集成于一块芯片上，而传统产品设计需要经过人工设计、制作试验板、调试再修改多次循环才能定型，完成这样的SOC设计已经十分困难。由此提出EDA技术。

电子设计自动化(Electronic Design Automation,EDA)是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包。利用EDA工具，电子工程师可以将电子产品的由电路设计、性能分析到IC设计图或PCB设计图整个过程在计算机上自动处理完成。

电子系统设计自动化

电子系统设计自动化(Electronic System Design Automation,ESDA)采用自顶向下和并行工程的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。基本特征如下：

(1)采用自顶向下的设计方法，对整个系统进行方案设计和功能划分。

(2)系统的关键电路用一片或几片专用集成电路ASIC实现。

(3)然后采用硬件描述语言HDL完成系统行为级设计。

(4)最后通过综合器和适配器生成最终的目标器件。

自顶向下的设计方法：首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真和纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是PCB或专用集成电路。

硬件描述语言

硬件描述语言(Hardware Description Language,HDL)是一种用于设计硬件电子系统的计算机语言。用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，更适合大规模系统的设计。

VHDL(Very High Speed IC Hardware Description Language)语言是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次，支持结构、数据流、行为三种描述形式的混合描述，因此VHDL几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。VHDL还具有以下优点：

(1)宽范围描述能力使它成为高层次设计的核心。

(2)可用简洁明确的代码描述来进行复杂控制逻辑的设计。

(3)移植性好。

EDA技术的基本设计方法

(1)电路级设计。首先确定设计方案，同时要选择能实现该方案的合适元件，然后根据具体的元件设计电路原理图。接着进行第一次仿真(前仿真),包括数字电路的逻辑模拟、故障分析，模拟电路的交直流分析、瞬态分析。这一次仿真主要是检验设计方案在功能方面的正确性。仿真通过后，根据原理图产生的电气连接网络表进行PCB的自动布局布线。在制作PCB之前还可以进行后分析，包括热分析、噪声及窜扰分析、电磁兼容分析、可靠性分析等。并且可以将分析后的结果参数反标回电路图，进行第二次仿真，也称为后仿真，这一次仿真主要是检验PCB在实际工作环境中的可行性。

(2)系统级设计。系统级设计是概念驱动式设计，针对设计目标进行功能描述，系统级设计步骤：

1)按照自顶向下的设计方法进行系统划分。

2)输入VHDL代码。

3)编译成标准的VHDL文件。

4)用综合器对VHDL源代码进行综合优化处理，生成门级描述的网络表文件。

5)用适配器将网络表文件针对某一具体目标元件进行逻辑映射操作。

6)烧写到目标芯片FPGA或CPLD。

电子电路测试

测试意义

测试的意义在于检查设计的具体电路是否能够像设计者要求的那样正确工作。测试的任务就是确认IC芯片内部有没有隐藏的故障。包括：

(1)故障检测：检测故障是否存在，即只判断有无故障。

(2)故障诊断(故障定位):不仅判断故障是否存在，而且指出故障位置。

(3)仿真：对设计过程中得到的电路参数验证其正确性。

(4)测试：判断产品是否合格。

可测试设计的三个方面是测试生成、测试验证、测试设计。测试生成是指产生验证IC芯片行为的一组测试码。测试验证指给定测试集合的有效性测度，通过故障仿真来估算。测试设计是设计者在电路设计阶段就考虑芯片的测试结构问题，在设计用户逻辑的同时，还要设计测试电路。

JTAG测试接口是IC芯片测试方法的标准。

测试方法

测试方法如下：

(1)将被测IC芯片放到测试仪器上，测试设备根据需要产生一系列测试输入信号，加到被测元件上。

(2)在被测元件输出端得到输出信号。

(3)比较实际输出信号和预期输出信号。

(4)若吻合，测试通过；否则，测试不通过。

硬件干扰测试

影响系统可靠安全运行的主要因素主要来自系统内部和外部的各种电气干扰，并受系统结构设计、元件选择、安装、制造工艺影响。形成干扰的基本要素有三个：

(1)干扰源。指产生干扰的元件、设备或信号，如雷电、高频时钟等都可能成为干扰源。用数学表示为du/dt,du/dt大的地方就是干扰源。

(2)传播路径。指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。

(3)敏感器件。指容易被干扰的对象，如A/D转换器、D/A转换器、单片机、弱信号放大器等。

干扰的分类

干扰通常可以按照噪声产生的原因、传导方式、波形特性等进行不同的分类。

(1)按产生的原因，可分为放电噪声音、高频振荡噪声、浪涌噪声。

(2)按传导方式，可分为共模噪声和串模噪声。

(3)按波形分，可分为持续正弦波、脉冲电压、脉冲序列等。

干扰的耦合方式

干扰源产生的干扰信号是通过一定的耦合通道才对系统产生作用的。因此，有必要看看干扰源和被干扰对象之间的传递方式。主要有以下几种：

(1)直接耦合：最有效的方式是加入去耦电容。

(2)公共阻抗耦合：常常发生在两个电路电流有共同通路的情况。

(3)电容耦合：又称为电场耦合或静电耦合，是由分布电容产生的。

(4)电磁感应耦合(磁场耦合):由分布电感产生。

(5)漏电耦合：纯电阻性，绝缘不好就会发生。

常用硬件抗干扰技术

抑制干扰源：尽可能减少干扰源的du/dt和di/dt,是抗干扰设计中最优先考虑和最重要的原则。减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。减小干扰源的di/dt则是在干扰源回路串联电感或电阻及增加续流二极管来实现。

切断干扰传播路径：按干扰的传播路径可分为传导干扰和辐射干扰两类。

所谓传导干扰是指通过导线传播到敏感元件的干扰。高频干扰噪声和有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害最大，要特别注意处理。

所谓辐射干扰是指通过空间辐射传播到敏感元件的干扰。一般的解决方法是增加干扰源与敏感元件的距离，用地线把它们隔离和在敏感元件上加屏蔽罩。

切断干扰传播路径的常用措施如下：

(1)充分考虑电源对嵌入式系统的影响，如给电源加滤波电路或稳压器。

(2)若微处理器的I/O口接控制电机等噪声器件，应在I/O口和噪声源之间加隔离。

(3)晶振与微处理器的引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地。(4)电路板合理分区，如强、弱信号，数字、模拟信号。

(5)尽可能将干扰源与敏感元件远离。

(6)用地线把数字区与模拟区隔离。

(7)数字地与模拟地要分离，最后再一点接于电源地。

(8)微处理器和大功率器件的地线要单独接地，以减少互相干扰。

(9)大功率器件尽可能放在电路板边缘。

提高敏感元件的抗干扰性能：提高敏感元件的抗干扰性能是指从敏感元件这边考虑尽量减少对干扰噪声的拾取，以及从不正常状态尽快恢复的方法。提高敏感元件抗干扰性能的常用措施如下：

(1)布线时尽量减少回路环的面积，以降低感应噪声。

(2)布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦合噪声。

(3)对于嵌入式微处理器闲置的I/O接口不要悬空，要接地或接电源。其他集成电路(Integrated Circuit,IC)芯片的闲置端在不改变系统逻辑的情况下接地或接电源。

(4)对嵌入式微处理器使用电源监控及看门狗电路，可大幅度提高整个电路的抗干扰性能。

(5)在速度能满足要求的前提下，尽量降低嵌入式微处理器的晶振和选用低速数字电路。