摩尔定律仍在延续｜从最新1.6nm工艺节点看芯片发展-2

2nm工艺的斗争还没结束，TSMC台积电就又公开宣布了1.6nm（TSMC A16TM）半导体工艺，太卷了！

TSMC A16TM技术采用领先的纳米片晶体管，并结合创新的背侧电源轨方案，计划于2026年投入生产。这种设计极大地提升了逻辑密度和性能，通过将前端布线资源专门用于信号传输，使得A16特别适合具有复杂信号路径和密集电源传输网络的高性能计算（HPC）产品。

相较于TSMC的N2P工艺，A16能在相同的Vdd（正电源电压）下提供8-10%的速度提升，在相同速度下降低15-20%的功率消耗，并为数据中心产品实现高达1.10倍的芯片密度提升。

TSMC即将推出的N2技术将配备TSMC NanoFlex，这是公司在设计-技术协同优化方面的最新突破。NanoFlex为N2标准单元（芯片设计的基本构建块）提供了灵活性，其中短单元强调小面积和更高的功率效率，而高单元则最大化性能。客户可以在同一设计区块内优化短单元和高单元的组合，根据应用需求调整设计，以达到最佳的功率、性能和面积折衷。

为了将先进技术带给更多应用领域，TSMC宣布了N4C技术，这是对N4P技术的扩展，可实现高达8.5%的晶圆成本降低和较低的采用门槛，计划于2025年实现批量生产。

N4C提供与广泛应用的N4P技术完全兼容的面积高效基础IP和设计规则，通过减小晶圆尺寸提高良率，为价值级产品提供了一种经济高效的途径，以便从TSMC迁移至下一先进工艺节点。

TSMC的Chip on Wafer on Substrate (CoWoS)通过允许客户在一个中介层上并排封装更多处理器核心和高带宽内存（HBM），成为AI革命的关键推动者。同时，System on Integrated Chips (SoIC)已成为3D芯片堆叠的领先解决方案，客户越来越多地将CoWoS与SoIC和其他组件结合，以实现终极系统级封装（SiP）集成。

System-on-Wafer (SoW)为客户提供了一种革命性的新选择，能够在300mm晶圆上集成大量裸片，提供更强的计算能力，同时占用数据中心更少的空间，将性能功耗比提升数个数量级。首款基于Integrated Fan-Out (InFO)技术的仅逻辑晶圆SoW已投入生产，计划于2027年推出基于CoWoS技术的芯片-on-wafer版本，能够集成SoIC、HBM和其他组件，创建出具有相当于数据中心服务器机架甚至整个服务器计算能力的强大晶圆级系统。

面对AI热潮带来的数据传输爆炸性增长，TSMC正在开发Compact Universal Photonic Engine (COUPE)技术。COUPE利用SoIC-X芯片堆叠技术将一个电子裸片堆叠到一个光子裸片之上，提供最低的裸片间接口阻抗和比传统堆叠方法更高的能效。TSMC计划在2025年使COUPE满足小型插拔式设备要求，随后在2026年将其集成到CoWoS封装中作为共封装光学（CPO），将光连接直接引入封装内部。

继2023年推出N3AE“Auto Early”工艺后，TSMC继续通过集成先进硅片与先进封装，满足汽车客户对更高计算能力的需求，同时符合高速公路的安全和质量要求。TSMC正在开发InFO-oS和CoWoS-R解决方案，应用于高级驾驶辅助系统（ADAS）、车辆控制和车辆中央计算机等，目标在2025年第四季度获得AEC-Q100 Grade 2认证。

TSMC 1.6nm芯片工艺的发布，不仅是其自身技术实力的展现，也是全球芯片工艺发展历程中的重要里程碑。它揭示了当前及未来芯片工艺发展的三大趋势：晶体管结构创新、封装技术创新以及跨学科融合。尽管面临物理极限的挑战，摩尔定律的精神依然在驱动芯片工艺的持续演进，体现在晶体管密度的增长、性能-功耗权衡的优化，以及技术生态的扩展等方面。随着科学技术的不断进步，我们有理由相信，芯片工艺将继续沿着摩尔定律的指引，向着更小、更快、更智能的方向迈进。

最后，回到国产芯片技术，起步较晚，面临技术封锁、人才短缺、资金匮乏等多重挑战。然而，国家层面高度重视集成电路产业的战略地位，自2000年起启动了“909工程”等一系列重大专项，加大对芯片产业的政策扶持力度，为国产芯片技术的发展奠定了坚实基础。

历经多年努力，国产芯片技术取得了显著进步。中芯国际（SMIC）成功研发出14纳米FinFET工艺，并逐步向更先进的节点挺进。

尽管国产芯片技术取得了长足进步，但仍面临严峻挑战。一是先进制程技术的追赶困难，如在7纳米、5纳米等节点，由于美国制裁导致的技术断供，国产芯片在短时间内难以实现与国际巨头同等水平的工艺突破。二是生态系统建设滞后，包括EDA工具、IP核、材料、设备等产业链关键环节仍依赖进口，制约了整体竞争力的提升。三是人才储备不足，尤其是具备国际一流技术水平的科研人员和工程师队伍尚需加强。

参考文献：

FADU：Design of Low Voltage Power Loss Protection IC
https://phisonblog.com/avoiding-ssd-data-loss-with-phisons-power-loss-protection-2/
https://www.atpinc.com/cn/about/stories/microcontroller-SSD-power-loss-protection
https://www.thomas-krenn.com/de/wiki/SSD_Power_Loss_Protection

如果您看完有所受益，欢迎点击文章底部左下角“关注”并点击“分享”、“在看”，非常感谢！

精彩推荐: