UART设计

一、UART通信简介

通用异步收发器,

特点:串行、异步、全双工通信

优点:通信线路简单,传输距离远

缺点:传输速度慢

数据传输速率:波特率(单位:baud,波特)

常见的波特率为:1200、2400、4800、19200、38400、57600、115200

最常用的:9600、115200                

数据通信格式:1个数据位+n个数据位+1个校验位+1个结束位

其中n个数据位:通常为8位,即1个字节

空闲位:当总线处于空闲状态时信号线的状态为1,表示当前线路没有进行数据传输。

起始位:每开始一次通信时发送方先发出一个逻辑0的信号,表示传输字符的开始。(因为总线空闲时为高电平,所以开始一次通信时先发送一个明显区别于空闲状态的信号,即低电平)

数据位:起始位之后就是我们所要传输的数据,数据位可以是5,6,7,8,9位等,构成一个字符。先发送最低位,最后发送最高位

奇偶校验位

数据位加上这一位后,使得1的位数应为偶数(偶校验)或奇数(奇校验)。

串口校验的几种方式:

  1. 无校验
  2. 奇校验:如果数据位中“1”的数目是偶数,则校验位为1,如果“1”的数目是奇数,则校验位为0
  3. 偶校验:如果数据位中1的数目是偶数,则校验位为0,如果是奇数,校验位为1
  4. Mark parity:校验位始终为1(不常用)
  5. Parity:校验位始终为0(不常用)

停止位:

它是一个字符数据的结束标志。可以是1位、2位的高电平。由于数据是在传输线上定时的,并且每一个设备有其自己的时钟,很可能在通信中两台设备之间出现了小小的不同步。因此停止位不仅仅是表示传输的结束,并且提供计算机校正时钟的机会。停止位个数越多,数据传输越稳定,但是数据传输速度也越慢

传输时间:计数=时钟频率除以波特频率

二、Verilog实现:

1.UART_TX设计框图

信号

位宽

类型

功能描述

clk

1bit

input

工作时钟,频率50MHz

tx_data

8bit

input

发送数据

tx_flag

1bit

input

发送数据的有效标志信号

tx

1bit

output

串口发送信号

Verilog代码:

uart_tx:

module uart_tx
#(
    parameter  UART_BPS = 'd9600, //串口波特率
    parameter CLK_FREQ  = 'd50_000_000  //时钟频率

)

(
    input wire clk, //系统时钟
    input wire rstn,    //全局复位
    input wire [7:0] tx_data,   //发送8bit数据
    input wire tx_flag, //发送数据有效标志信号
    output reg tx //串转并后的1bit数据
);

    localparam cnt_max = CLK_FREQ / UART_BPS;
    reg [12:0] bd_cnt;
    reg bit_flag;
    reg [3:0] bit_cnt;
    reg work_en;    //接收数据工作使能信号

    //work_en:接收数据工作使能信号
    always @(posedge clk or negedge rstn) begin
        if (rstn == 1'b0) 
            work_en <= 1'b0;
        else if (tx_flag == 1'b1) 
            work_en <= 1'b1;
        else if((bit_flag == 1'b1)&&(bit_cnt == 4'd9))
            work_en <= 1'b0;
    end

    //bd_cnt:波特率计数器计数,从0计数到5207
    always @(posedge clk or negedge  rstn) begin
        if(rstn == 1'b0)
            bd_cnt <= 13'b0;
        else if((bd_cnt == cnt_max - 1) ||(work_en == 1'b0))
            bd_cnt <= 13'b0;
        else if(work_en == 1'b1)
            bd_cnt <= bd_cnt + 1'b1;   
    end

    //bit_flag : 当bd_cnt计数器计数到1时让bit_flag拉高一个时钟的高电平
    always @(posedge clk or negedge rstn) begin
        if(rstn == 1'b0)
            bit_flag <= 1'b0;
        else if(bd_cnt == 13'd1)
            bit_flag <= 1'd1;
        else 
            bit_flag <= 1'b0;
    end

    //bit_cnt:数据位数个数计数,10个有效数据(含起始位和停止位)到来后计数器清零
    always@(posedge clk or negedge rstn) begin
    if(rstn == 1'b0)
        bit_cnt <= 4'b0;
    else if((bit_flag == 1'b1)&&(bit_cnt == 4'd9))
        bit_cnt <= 4'b0;
    else if((bit_flag == 1'b1)&&(work_en == 1'b1))
        bit_cnt <= bit_cnt + 1'b1;

    end

    //tx:输出数据在满足uart协议(起始位为0,停止位为1)的情况下一位一位输出
    always @(posedge clk or negedge rstn) begin
        if(rstn == 1'b0)
            tx <= 1'b1; //空闲状态为高电平
        else if(bit_flag == 1'b1)
            case(bit_cnt)
                0: tx <= 1'b0 ;
                1: tx <= tx_data[0];
                2: tx <= tx_data[1];
                3: tx <= tx_data[2];
                4: tx <= tx_data[3];
                5: tx <= tx_data[4];
                6: tx <= tx_data[5];
                7: tx <= tx_data[6];
                8: tx <= tx_data[7];
                9: tx <= 1'b1;
                default : tx <= 1'b1;
            endcase
    end


endmodule

testbench:

module tb_uart_tx();

    reg clk;
    reg rstn;
    reg [7:0] tx_data;
    reg tx_flag;
    wire tx;

    //初始化系统时钟,全局复位
    initial begin
        clk = 1'b1;
        rstn = 1'b0;
        #20;
        rstn <= 1'b1;
    end

  //模拟发送8次数据,分别为0~7
    initial begin
        tx_data <= 8'b0;
        tx_flag <= 1'b0;
        #200
     //发送数据0
        tx_data <= 8'd0;
        tx_flag <= 1'b1;
        #20
        tx_flag <= 1'b0;
    // 每发送1bit数据需要5208个时钟周期,一帧数据为10bit
    //所以需要数据延时(5208*20*10)后再产生下一个数据
        #(5208*20*10);
     
     //发送数据1
        tx_data <= 8'd1;
        tx_flag <= 1'b1;
        #20
        tx_flag <= 1'b0;
        #(5208*20*10);

     //发送数据2
        tx_data <= 8'd2;
        tx_flag <= 1'b1;
        #20
        tx_flag <= 1'b0;
        #(5208*20*10);

        //发送数据3
        tx_data <= 8'd3;
        tx_flag <= 1'b1;
        #20
        tx_flag <= 1'b0;
        #(5208*20*10);

        //发送数据4
        tx_data <= 8'd4;
        tx_flag <= 1'b1;
        #20
        tx_flag <= 1'b0;
        #(5208*20*10);

        //发送数据5
        tx_data <= 8'd5;
        tx_flag <= 1'b1;
        #20
        tx_flag <= 1'b0;
        #(5208*20*10);

       //发送数据6
        tx_data <= 8'd6;
        tx_flag <= 1'b1;
        #20
        tx_flag <= 1'b0;
        #(5208*20*10);

        //发送数据7
        tx_data <= 8'd7;
        tx_flag <= 1'b1;
        #20
        tx_flag <= 1'b0;
       
    end

    //clk:每10ns电平翻转一次,产生一个50MHz的时钟信号
    always #10 clk = ~clk;

    uart_tx uart_tx_inst(
        .clk(clk),
        .rstn(rstn),
        .tx_data(tx_data),
        .tx_flag(tx_flag),
        .tx(tx)
    );

endmodule

仿真截图:

接收模块

uart_rx的设计框图:

信号

位宽

类型

功能描述

clk

1bit

Input

工作时钟,频率50MHz

rstn

1bit

Input

复位信号,低电平有效

rx

1bit

Input

串口接收信号

rx_data

8bit

output

串口接收后转成的8bit数据

rx_flag

1bit

output

串口接收后转成的8bit数据有效标志

Verilog代码:

module uart_rx
#(
    parameter UART_BPS = 'd9600,
    parameter CLK_FREQ = 'd50_000_000
)

(
    input wire clk,
    input wire rstn,
    input wire rx,  //串口接收数据
    output reg[7:0] rx_data, //串转并后的8bit数据
    output reg rx_flag //串转并后的数据有效标志信号
);

    localparam cnt_max = CLK_FREQ / UART_BPS;

    reg rx_reg1;
    reg rx_reg2;
    reg rx_reg3;
    
    reg start_nedge;
    reg work_en;
    reg [12:0] bd_cnt;
    reg bit_flag;
    reg [3:0] bit_cnt;
    reg [7:0] data;
    reg flag;

    //插入两级寄存器进行数据同步,用来消除亚稳态
    //rx_reg1:第一级寄存器,寄存器空闲状态复位为1
    always @(posedge clk or negedge rstn) begin
        if(rstn == 1'b0)
            rx_reg1 <= 1'b1;
        else
            rx_reg1 <= rx;
    end
    
    //rx_reg2:第二级寄存器,寄存器空闲状态复位为1
    always @(posedge clk or negedge rstn) begin
         if(rstn == 1'b0)
            rx_reg2 <= 1'b1;
        else
            rx_reg2 <= rx_reg1;   
    end

    //reg3:第三级寄存器和第二级寄存器共同构成下降沿检测
    always @(posedge clk or rstn) begin
        if(rstn == 1'b0)
            rx_reg3 <= 1'b1;
        else
            rx_reg3 <= rx_reg2;
    end

    //start_nedge:检测到下降沿时start_nedge产生一个时钟的高电平
    always @(posedge clk or negedge rstn) begin
        if(rstn == 1'b0)
            start_nedge <= 1'b0;
        else if((~rx_reg2) && (rx_reg3))
            start_nedge <= 1'b1;
        else start_nedge <= 1'b0;
    end

    //work_en:接收数据工作使能信号
    always @(posedge clk or negedge rstn) begin
        if(rstn == 1'b0)
            work_en <= 1'b0;
        else if(start_nedge == 1'b1)
            work_en <= 1'b1;
        else if((bit_cnt == 4'd8) && (bit_flag == 1'b1))
            work_en <= 1'b0;
    end

    //bd_cnt:波特率计数器计数,从0计数到5207
    always @(posedge clk or negedge rstn) begin
        if(rstn == 1'b0)
            bd_cnt <= 13'b0;
        else if((bd_cnt == cnt_max - 1)||(work_en == 1'b0))
            bd_cnt <= 13'b0;
        else if(work_en == 1'b1)
            bd_cnt <= bd_cnt + 1'b1;
    end

    //bit_flag : bd_cnt计数器计数到中间数时采样的数据最稳定
    //此时拉高一个标志信号表示数据可以被取走
    always @(posedge clk or negedge rstn) begin
        if(rstn == 1'b0)
            bit_flag <= 1'b0;
        else if(bd_cnt == cnt_max/2 - 1)
            bit_flag <= 1'b1;
        else
            bit_flag <= 1'b0;
    end

    //bit_cnt:有效数据个数计数器,当8个有效数据(不含起始位和停止位)
    //都接收完成后计数器清零
    always @(posedge clk or negedge rstn) begin
        if(rstn == 1'b0)
            bit_cnt <= 4'b0;
        else if((bit_cnt == 4'd8) && (bit_flag == 1'b1))
            bit_cnt <= 4'b0;
        else if(bit_flag == 1'b1)
            bit_cnt <= bit_cnt + 1'b1;
    end

    //data:输入数据进行移位
    always @(posedge clk or negedge rstn) begin
        if(rstn == 1'b0)
            data <= 8'b0;
        else if((bit_cnt >= 4'd1)&&(bit_cnt <= 4'd8)&&(bit_flag == 1'b1))
            data <= {rx_reg3,data[7:1]};
    end

    //flag:输入数据移位完成时flag拉高一个时钟的高电平
    always @(posedge clk or negedge rstn) begin
        if(rstn == 1'b0)
            flag <= 1'b0;
        else if((bit_cnt == 4'd8)&&(bit_flag == 1'b1))
            flag <= 1'b1;
        else
            flag <= 1'b0;
    end

    //rx_data:输出完整的8位有效数据
    always @(posedge clk or negedge rstn) begin
        if(rstn == 1'b0)
            rx_data <= 8'b0;
        else if(rx_flag == 1'b1)
            rx_data <= data;
    end

    //rx_flag:输出数据有效标志(比flag延后一个时钟周期,为了和rx_data同步)
    always @(posedge clk or rstn) begin
        if(rstn == 1'b0)
            rx_flag <= 1'b0;
        else
            rx_flag <= flag;
    end

endmodule

tb_uart_rx:

module tb_uart_rx();

    reg clk;
    reg rstn;
    reg rx;
    wire [7:0] rx_data;
    wire rx_flag;

    //初始化系统时钟,全局复位和输入信号
    initial begin
        clk = 1'b1;
        rstn <= 1'b0;
        rx <= 1'b1;

        #20
        rstn <= 1'b1;
    end

    //模拟发送8次数据,分别为0~7
    initial begin
        #200
        rx_bit(8'd0);
        rx_bit(8'd1);
        rx_bit(8'd2);
        rx_bit(8'd3);
        rx_bit(8'd4);
        rx_bit(8'd5);
        rx_bit(8'd6);
        rx_bit(8'd7);
    end

    always #10 clk = ~clk;

    //定义一个名为rx_bit的任务,每次发送的数据有10位
    //data的值分别为0~7由i的值传递进来
    //任务以task开头, 后面紧跟任务名,调用时使用

    task rx_bit(
        input [7:0] data
    );
    integer  i;
    //用for循环产生一帧数据,for括号中最后执行的内容只能写i=i+1;

    for(i=0;i<10;i=i+1) begin
        case(i)
            0: rx <= 1'b0;
            1: rx <= data[0];
            2: rx <= data[1];
            3: rx <= data[2];
            4: rx <= data[3];
            5: rx <= data[4];
            6: rx <= data[5];
            7: rx <= data[6];
            8: rx <= data[7];
            9: rx <= 1'b1;

        endcase
        #(5208*20); // 每发送1位数据延时5208个时钟周期
    end
    endtask //任务以endtask结束

    uart_rx uart_rx_inst(
        .clk(clk),
        .rstn(rstn),
        .rx(rx),
        .rx_data(rx_data),
        .rx_flag(rx_flag)
    );

endmodule

仿真截图

参考资料:

5. 串口rs232 — [野火]FPGA Verilog开发实战指南——基于Altera EP4CE10 征途Pro开发板 文档

FPGA协议篇:最简单且通用verilog实现UART协议 - 知乎

本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:/a/521560.html

如若内容造成侵权/违法违规/事实不符,请联系我们进行投诉反馈qq邮箱809451989@qq.com,一经查实,立即删除!

相关文章

解决IDEA下载mysql驱动太慢

下载驱动 下载页 解压后&#xff0c;提取**.jar**文件&#xff0c;放到一个目录下(你自己决定这个目录) 打开IDEA项目&#xff0c;点击右侧的数据库选项卡 在打开的页面&#xff0c;点击号 依次选择&#xff1a;数据源->MySQL 在弹出的页面&#xff0c;依次选择&#…

注解式 WebSocket - 构建 群聊、单聊 系统

目录 前言 注解式 WebSocket 构建聊天系统 群聊系统&#xff08;基本框架&#xff09; 群聊系统&#xff08;添加昵称&#xff09; 单聊系统 WebSocket 作用域下无法注入 Spring Bean 对象&#xff1f; 考虑离线消息 前言 很久之前&#xff0c;咱们聊过 WebSocket 编程式…

华为ensp中高级acl (控制列表) 原理和配置命令 (详解)

作者主页&#xff1a;点击&#xff01; ENSP专栏&#xff1a;点击&#xff01; 创作时间&#xff1a;2024年4月6日23点18分 高级acl&#xff08;Access Control List&#xff09;是一种访问控制列表&#xff0c;可以根据数据包的源IP地址、目标IP地址、源端口、目标端口、协议…

【ARM 嵌入式 C 常用数据结构系列 25.1 -- linux 双向链表 list_head 使用详细介绍】

请阅读【嵌入式开发学习必备专栏 】 文章目录 内核双向链表双向链表的数据结构初始化双向链表在双向链表中添加元素遍历双向链表链表使用示例注意事项 内核双向链表 在Linux内核中&#xff0c;双向链表是一种广泛使用的数据结构&#xff0c;允许从任意节点高效地进行前向或后向…

STM32F407-SRAM

SRAM—> 内存 Flash–>硬盘 外置SRAM 可以存储1M数据 地址线&#xff1a;A0-A18&#xff1b;2^18次方&#xff1b;512K个数据块 每个数据块是2字节&#xff1b; 数据线&#xff1a;D0-D15 UB/LB 掩码&#xff1b;低电平有效 UB -》低电平-》数据高字节有效 LB-》低电平…

golang 选择排序

学习笔记&#xff5e; // Author sunwenbo // 2024/4/6 21:49 package mainimport "fmt"/* 选择排序基本介绍选择式排序也属于内部排序法&#xff0c;是从预排序的数据中按指定的规则选出某一元素&#xff0c;经过和其他元素重整&#xff0c;再依原则交换位置后达到…

轻量的 WebHook 工具:歪脖虎克

本篇文章聊聊轻量的网络钩子&#xff08;WebHook&#xff09;工具&#xff1a;歪脖虎克。 写在前面 这是一篇迟到很久的文章&#xff0c;在 21 年和 22 年的时候&#xff0c;我分享过两篇关于轻量的计划任务工具 Cronicle 的文章&#xff1a;《轻量的定时任务工具 Cronicle&a…

Linux(Ubuntu)中创建【samba】服务,用于和Windows系统之间共享文件

目录 1.先介绍一下什么是Samba 2.安装&#xff0c;配置服务 安装 配置&#xff08;smb.conf&#xff09; 配置用户 3.出现的问题&#xff08;Failed to add entry for user XXXX&#xff09; 4.创建文件夹 5.windows访问 1.先介绍一下什么是Samba Samba是一个开源的软…

2024.4.3-[作业记录]-day08-CSS 盒子模型(溢出显示、伪元素)

个人主页&#xff1a;学习前端的小z 个人专栏&#xff1a;HTML5和CSS3悦读 本专栏旨在分享记录每日学习的前端知识和学习笔记的归纳总结&#xff0c;欢迎大家在评论区交流讨论&#xff01; 文章目录 作业 2024.4.3-学习笔记css溢出显示单行文本溢出显示省略号多行文本溢出显示省…

【Android】图解View的工作流程原理

文章目录 入口DecorView如何加载到Window中MeasureSpec MeasureView的测量ViewGroup的测量 LayoutView的layout() Draw1、绘制背景3、绘制View内容4、绘制子View6、绘制装饰 入口 DecorView如何加载到Window中 MeasureSpec 该类是View的内部类&#xff0c;封装View的规格尺寸…

C++资源重复释放问题

这不是自己释放了2次&#xff1b; 可能是类互相引用&#xff0c;有类似现象释放资源时引起&#xff1b;还不太了解&#xff1b; 类对象作为函数参数也会引起&#xff1b; 下面是一个简单示例&#xff1b; #include <iostream> #include <string.h> #include &l…

Spark-Scala语言实战(14)

在之前的文章中&#xff0c;我们学习了如何在spark中使用键值对中的fullOuterJoin&#xff0c;zip&#xff0c;combineByKey三种方法。想了解的朋友可以查看这篇文章。同时&#xff0c;希望我的文章能帮助到你&#xff0c;如果觉得我的文章写的不错&#xff0c;请留下你宝贵的点…

最优算法100例之36-扑克牌顺子

专栏主页:计算机专业基础知识总结(适用于期末复习考研刷题求职面试)系列文章https://blog.csdn.net/seeker1994/category_12585732.html 题目描述 LL今天心情特别好,因为他去买了一副扑克牌,发现里面居然有2个大王,2个小王(一副牌原本是54张^_^)...他随机从中抽出了…

软考113-上午题-【计算机网络】-IPv6、无线网络、Windows命令

一、IPv6 IPv6 具有长达 128 位的地址空间&#xff0c;可以彻底解决 IPv4 地址不足的问题。由于 IPv4 地址是32 位二进制&#xff0c;所能表示的IP 地址个数为 2^32 4 294 967 29640 亿&#xff0c;因而在因特网上约有 40亿个P 地址。 由 32 位的IPv4 升级至 128 位的IPv6&am…

FaaF:利用事实作为评估RAG的函数方法

原文地址&#xff1a;faaf-facts-as-a-function-for-evaluating-rag 2024 年 4 月 5 日 在某些情况下&#xff0c;我们使用其他语言模型来验证RAG的输出结果&#xff0c;但这种方法并未能有效识别出数据生成过程中的错误和缺失。 论文解析 挑战 评估的可靠性和效率&#xff…

PyTorch之计算模型推理时间

一、参考资料 如何测试模型的推理速度 Pytorch 测试模型的推理速度 二、计算PyTorch模型推理时间 1. 计算CPU推理时间 import torch import torchvision import time import tqdm from torchsummary import summarydef calcCPUTime():model torchvision.models.resnet18()…

数据字典

文章目录 一、需求分析二、表设计&#xff08;两张表&#xff09;三、功能实现3.1 数据字典功能3.1.1 列表功能3.1.2 新增数据字典3.1.3 编辑数据字典 3.2 数据字典明细3.2.1 列表功能3.2.2 新增字典明细3.2.3 编辑字典明细 3.3 客户管理功能3.3.1 列表功能3.3.2 新增用户3.3.3…

页表基本原理

页表概念 CPU并不是直接访问物理内存地址&#xff0c;而是通过虚拟地址空间来间接访问物理内存地址&#xff1b;虚拟地址空间是操作系统为每个正在执行的进程分配一个逻辑地址&#xff1b;比如在32位系统(处理器和内存地址总线都是32位)&#xff0c;范围是0~(4G-1)&#xff1b…

docker基础学习指令

文章目录 [toc] docker基础常用指令一、docker 基础命令二、docker 镜像命令1. docker images2. docker search3. docker pull4. docker system df5. docker rmi1. Commit 命令 三、 docker 容器命令1. docker run2. docker logs3. docker top4. docker inspect5. docker cp6. …

CSS-语法、选择器

&#x1f4da;详见 W3scholl&#xff0c;本篇只做快速思维索引。 概述 CSS 是一种描述 HTML 文档样式的语言。 有三种插入样式表的方法&#xff1a; 外部 CSS内部 CSS行内 CSS &#x1f4c5; 外部 CSS 外部样式表存储在.css文件中。HTML 页面必须在 head 部分的<link&g…