上面这种驱动方式叫推挽驱动,或者图腾柱驱动
当芯片驱动脚 DRV为高电平时,此时回路中的源是芯片的 DRV引脚,芯片驱动电流从左往右流动,通过 R1,通过Q1的be脚,通过R3、R4给MOS管Q4的Cgs结电容充电
不过值得注意的是,这个电流流通的线路中, Q1的be导通了,所以三极管 Q1的ce也会是导通状态,所以上图中又有 Vcc经过Q1然后到R3、R4跟芯片驱动电流一起给 Cgs充电,DRV为高的阶段,由于 Q2的be的PN结是反偏的所以 Q2属于截止状态
当芯片驱动脚DRV为低电平时,芯片驱动电流从右往左向芯片内部流动,此阶段回路中的源是 Cgs,Cgs通过D1,R4、R3,通过Q2的be给往芯片的DRV向芯片内部放电,这个阶段电流流通的线路中,Q2的be导通了,所以三极管 Q2的ce也会是导通状态,所以上图中又有 Cgs经过D1然后到R4、R3到Q2的ce对地一起放电
那么对于这个电流的流通路径已经很清晰了,那么我们还应该弄明白三极管在工作的过程中到底是饱和工作状态呢,还是放大工作状态呢?
DRV为低的阶段,由于 Q1的be的PN结是反偏的所以 Q1属于截止状态 实际的结论就是, Q1和Q2两个三极管,在工作的时候其实都是属于放大状态,他们是不会进入饱和状态的
那么为何是放大?我们来分析一下
首先我们都知道, PFC的芯片的供电他是由 Vcc来供电的,而DRV只是芯片的一个驱动信号,那么 DRV的最大值也只能等于 Vcc的电压
先分析DRV为高电平的时候
那么假设DRV为高低平时, VDRV=Vcc,那么点a电压最高也就是 Vcc,而点b比点a少一个二极管的压降,点 b的电压最大为 Vcc-0.7V ,点c为恒定的电压 Vcc,点b最大为Vcc-0.7,那么Vc-Vb的压差最小也有 0.7V,而三极管饱和的必要条件是 ce压降=0.3V,如果大于0.3V就必定是放大状态
然后分析一下 DRV为低电平时
当DRV为低电平时,最低也只能到 0V,那么就是a1最低为0V,b1比a1高0.7V电压,也就是 b1的电压至少也有0.7V ,那么,三极管 Q2的ce压降,也就是 b1与c1之间至少也就有 0.7V,始终高于ce0.3V的压降,所以Q2也属于放大状态
既然分析出来, Q1也好Q2也好,都属于放大状态,那么他们的 CE电流的大小是Ib电流的β倍,也就是说几乎绝大部分的电流都是走三极管的 CE的,只有极小的Ib电流走DRV引脚了
既然分析出来, Q1也好Q2也好,都属于放大状态,那么他们的 CE电流的大小是Ib电流的β倍,也就是说几乎绝大部分的电流都是走三极管的 CE的,只有极小的Ib电流走DRV引脚了
那么啊,我们的驱动电路这样来接需要这么多元器件,到底有什么样的好处呢?
我们可以先来看一下,在小功率电源中经常见到的 DRV直接驱动MOS管的电路

对于这个驱动电路非常简单, DRV为高也好, DRV为低也好,电流全部都由 DRV引脚流进或者流出
那么啊,我们的两个电路对比下来,普通驱动的电路所有电流完全由 DRV程度也就是完全由芯片来承担,而对于推挽电路几乎绝大部分驱动电流由推挽电路来承担
那么对于推挽电路而言,主要有两方面的考虑
1、当芯片的驱动能量很弱且 MOS管较大时,光靠芯片来驱动的话驱动信号的波形都会变形,可以通过推挽电路来增大驱动能力
2、芯片应该承受的驱动能量转移给了推挽电路来承受,降低了芯片的发热量,对芯片的安全可靠性更好,尤其是温度要求较高的开关电源
那么对于推挽电路的功效我们有了一定的了解了,但是电路中还有一个元器件可能对于部分人会比较奇怪,就是R4上面反并了一个二极管,这又是为何呢?
如果这个驱动电路是使用在半桥电路中,比如 LLC的MOS管的上下驱动的话,还比较好解释
因为对于桥式电路,最害怕的事情就是当两个 MOS管如果在某个时刻同时都有驱动的话,两个 MOS管就直通了就会引起短路炸机
这个时候,如果在驱动回路上增加一个反并二极管的话,可以让 MOS管,快速关断,而慢速开通,来增强其安全性
但是在这里是 PFC的驱动电路,不存在 MOS管的直通问题,为何也增加了反并二极管呢?其实也是有一定道理的
那么我们首先应该知道,如果 MOS管开启或者关断太慢,会让 MOS管的开通和关断损耗都会变大,对效率和热量都是不利的
如果MOS管开启或者关断太快,虽然效率提高了,但是会引起一个新的问题,会让 MOS管的dv/dt以及di/dt都会变大,这对 EMI是不利的
所以啊,MOS管开启不宜过快也不宜过慢,需要我们去找平衡点了
这里反并二极管,从表面上看上去是慢开快关,难道关断很快对 EMI的影响更小吗?
我们应该来分析一下,开通和关断到底有哪些不一样了
1、从开通和关断时刻引起的电压尖峰和电流尖峰的角度来分析

我们应该来分析一下,开通和关断到底有哪些不一样了

在MOS管开通的那一瞬间, MOS管DS会引起一个电流尖峰,并且由于其他寄生参数的存在电流尖峰还会产生一些高频振荡,这个电流尖峰主要是两方面引起的
1、PFC寄生电感上的电容的放电; 2、续流二极管的反向充电
开通瞬间对于电压而言,是 MOS管的DS导通,没有什么电压尖峰,在MOS管关断的那一瞬间,电感上会产生一个反压尖峰,并且由于其他寄生参数的存在电压还会产生一些高频振荡,在关断瞬间MOS管电流是由关断直接切断的,所以也没什么电流尖峰
那么,这么分析下得到一个结论, MOS管开主要引起了一个除正常电流的额外电流尖峰, MOS管关主要引起了一个除正常电压的额外的一个电压尖峰,那么啊,这个电压尖峰或高频振荡也好,电流尖峰或高频振荡也好,都对我们不利,会增加元器件应力以及会增加,EMI的干扰强度
对于电流尖峰而言,我们想要他小一点,解决他的办法就是,放慢开通速度
对于电压尖峰而言,除了放慢关断速度之外,还存在一个续流二极管 D1来钳位这个电压尖峰
那么在这个角度来考虑的话,关断跟开通相比,确实是可以快一点,因为有续流二极管处理电压尖峰