CCD（电荷耦合器件）架构的特点、优点和缺点

我发现半导体区域既可以充当光敏元件又可以充当电荷转移器件，这在某种程度上是违反直觉的，但这正是 FF CCD 中发生的情况。在积分过程中，像素位置响应入射光子而积累电荷。积分后，电荷包通过像素位置垂直移动到水平移位寄存器。

正如我们从上一篇文章中了解到的，我们通过应用精心定时的时钟信号来获取 CCD 像素数据，这些时钟信号依次在器件的电荷传输结构中创建势阱和势垒。在全画幅 CCD 中，我们需要能够将这些控制电压应用到同时充当光电探测器的区域。因此，栅电极由透明多晶硅制成。

全画幅 CCD（相对）简单且（相对）易于制造，并且它们允许整个 CCD 表面对光敏感。这化了给定硅面积中可以包含的像素数量，并且还化了每个像素实际上能够将光子转换成电子的部分。

然而，一个主要限制是需要机械快门（或称为频闪灯的同步、短持续时间光源）。CCD 的感光区域不会仅仅因为您决定执行读出的时间而停止感光。如果没有机械快门在曝光期完成后阻挡入射光，（有意）积分期间生成的电荷包将被读出期间到达的光破坏。

这就是全画幅CCD的基本架构。

帧传输 CCD

一般来说，我们更喜欢以电子方式控制曝光。快门（与任何其他快速移动的高精度机械设备一样）使设计更加复杂，终产品更加昂贵，并且整个系统更容易出现故障。在电池供电的应用中，驱动物理物体所需的额外能量也是不受欢迎的。

FT CCD 使我们能够保留 FF CCD 的一些优点，同时（几乎）消除对快门的需要。这是通过将 FF CCD 分成两个相同大小的部分来实现的。其中一个部分是正常的光敏成像阵列，另一个部分是屏蔽入射光的存储阵列。

集成后，所有像素的电荷包被快速传输到存储阵列，然后在存储阵列中进行读出。当存储位置被读出时，活动像素可以为下一张图像积累电荷，这使得帧传输 CCD 能够实现比全帧 CCD 更高的帧速率。

我说 FT 架构几乎消除了快门，因为无快门设计会遇到称为垂直拖尾的问题。电荷包从有源像素到存储位置的传输发生得很快，但不是瞬时的，因此图像信息可能会被垂直传输期间到达传感器的光改变。

FT 架构的主要缺点是成本较高，并且相对于图像质量而言面积增加，因为您基本上采用 FF 传感器，然后将像素数量减少两倍。

帧传输CCD在全帧架构的基础上增加了存储阵列。

行间传输 CCD

我们需要的一个主要架构改进是某种将集成电荷快速转移到存储区域的方法，从而将拖尾减少到可以忽略不计的水平。行间传输 CCD 通过提供与每个光敏位置相邻的存储（和传输）区域网络来实现这一点。曝光完成后，传感器中的每个电荷包都会同时传输到非光敏垂直移位寄存器中。

因此，IT CCD 可实现电子快门且拖尾，并且与 FT CCD 一样，它们可以在读出过程中进行集成，从而保持较高的帧速率能力。然而，如果在读出期间来自光活性列的光产生的电荷泄漏到相邻的垂直移位寄存器中，则可能会发生一些拖尾。如果应用程序不需要高帧速率，可以通过延迟积分直到读出完成来消除此问题。

行间 CCD 不需要帧传输 CCD 中使用的大型存储部分，但它们引入了一个新的缺点：传感器将光子转换为电子的效率较低，因为每个像素位置现在由一个光电二极管和一部分组成。垂直移位寄存器。换句话说，像素的一部分对光不敏感，因此相对于落在像素区域上的光量而言，产生较少的电荷。通过在传感器中添加微型透镜，将入射光集中到每个像素的光敏区域，可以大大减轻这种灵敏度的损失，但这些“微透镜”有其自身的一系列困难。