论文解读：NAND闪存中读电压和LDPC纠错码的高效设计-2

在NAND闪存中，理论结果表明，LDPC解码器的性能可通过密度进化（Density Evolution, DE）技术进行详尽分析。针对MLC NAND闪存，研究者首先建立了一个离散无记忆信道模型，将存储单元的阈值电压划分为七个区间，每个区间对应不同的读电压等级[r1, r2, r3, r4, r5, r6]。这些读电压的选择会影响到解码器接收到的软信息质量，特别是对于最显著位（MSB）和最不显著位（LSB）的信道输入符号xs，可以通过条件概率j|xs)来评估接收信号的正确解码可能性。

使用DE方法，研究者分析了不同类型的LDPC解码算法，包括信念传播、最小和算法、归一化最小和算法以及偏移最小和算法在NAND闪存应用中的性能表现。通过DE分析，能够估算出不同读电压设置下的最优解码阈值，以及在不同解码算法下最优读电压对解码性能的影响。

在具体的应用案例中，文章探讨了SLC NAND闪存采用高斯信道模型时读电压设计的重要性。通过调整读电压以减少擦除宽度（erasure width），可以提高软信息的互信息量，进而增强LDPC解码器的性能。研究表明，经过BP和最小和（min-sum）解码前后的经验互信息值会在特定擦除宽度下达到峰值，此时解码效果最佳。

此外，对于不规则LDPC码和原型LDPC码（protograph LDPC codes），研究者进一步细化了密度进化的计算流程，展示了如何根据变量节点和检查节点的LLR（对数似然比）分布进行迭代更新，并且针对非均匀度分布的列权重和行权重进行了适当修改。通过DE算法，可以预测出在不同迭代次数下的LLR分布以及最终的错误概率，从而指导读电压的优化设计，确保在给定的LDPC码结构下，NAND闪存能够达到最优的误码率性能和最高的存储容量利用率。

具体而言，设计过程分为两部分：

对于支持多个PE周期或信噪比(SNR)的情况，首先设计多组读电压集合，每一组读电压通过最小化LDPC解码器的错误概率来获取。这意味着根据不同的工作条件和信号质量，每一种情况下都会有一组最优的读电压设置。
对于任何给定的PE周期，进一步设计一组单一读电压。不同于直接最小化错误概率，这里提出了使用解码阈值作为优化的目标函数，这是因为解码阈值能够更准确地反映解码器性能极限。

实验发现，优化后的读电压与所采用的LDPC码结构密切相关，因此必须联合设计读电压和LDPC码才能充分利用NAND闪存的容量。DE算法在此过程中发挥关键作用，能够方便地同时设计出最优的读电压和LDPC码。

此外，模拟结果表明，相比于基于互信息最大似然度(MMI)方法和熵优化的读电压，基于DE优化的读电压方案可以提供更好的FER性能。

在高PE周期阶段，DE优化的单组读电压方案的FER性能不如MMI优化的多组读电压方案。但在低PE周期阶段，DE优化的单组读电压方案的FER性能与MMI优化的多组读电压方案相当，甚至有所收敛。这说明在器件老化程度较轻的情况下，DE优化的读电压能够接近或达到MMI方法的效果，而在器件经历较多PE周期、性能衰退较为明显的情况下，多组读电压方案更能有效抑制误码率的增长。

另外，研究通过对比不同算法优化的读电压在MLC NAND闪存实际信道模型下的FER性能，发现DE方法相比MMI和Entropy方法取得了显著的优势，在FER等于10^-3时，DE优化的读电压方案能带来约2,000 PE周期和1,000 PE周期的性能增益。这些结果有力证明了DE算法在优化读电压以适应LDPC纠错编码以及提高NAND闪存数据读取可靠性的优势。

总之，这项工作通过结合DE算法，有效解决了NAND闪存读电压与LDPC码的设计难题，实现了两者之间的紧密配合，提高了存储系统的整体纠错能力和数据可靠性。

小编每日撰文不易，如果您看完有所受益，欢迎点击文章底部左下角“关注”并点击“分享”、“在看”，非常感谢！

精彩推荐: