目录

引言：

常见原因

总体概念及考虑

布局

屏蔽

滤波

引言：

本规范只简绍 EMC 的主要原则与结论，为硬件工程师们在开发设计中抛砖引玉。 电磁干扰的三要素是干扰源、干扰传输途径、干扰接收器。EMC 就围绕这些 问题进行研究。最基本的干扰抑制技术是屏蔽、滤波、接地。它们主要用来切断 干扰的传输途径。广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接 收器的敏感度，但已延伸到其他学科领域。 本规范重点在单板的 EMC 设计上，附带一些必须的 EMC 知识及法则。在印制 电路板设计阶段对电磁兼容考虑将减少电路在样机中发生电磁干扰。问题的种类包括公共阻抗耦合、串扰、高频载流导线产生的辐射和通过由互连布线和印制线 形成的回路拾取噪声等。

常见原因

总体概念及考虑

1、五一五规则，即时钟频率到 5MHz 或脉冲上升时间小于 5ns，则 PCB 板须

采用多层板。

2、不同电源平面不能重叠。

3、公共阻抗耦合问题。

V N1 ＝I 2 Z G 为电源 I 2 流经地平面阻抗 Z G 而在 1 号电路感应的噪声电压。

由于地平面电流可能由多个源产生，感应噪声可能高过模电的灵敏度或数电

的抗扰度。

解决办法：

①模拟与数字电路应有各自的回路，最后单点接地；

②电源线与回线越宽越好；

③缩短印制线长度；

④电源分配系统去耦。

布局

1、 晶振尽可能靠近处理器

2、 模拟电路与数字电路占不同的区域

3、 高频放在 PCB 板的边缘，并逐层排列

4、 用地填充空着的区域

三、布线

1、电源线与回线尽可能靠近，最好的方法各走一面。

2、为模拟电路提供一条零伏回线，信号线与回程线小与 5：1。

3、针对长平行走线的串扰，增加其间距或在走线之间加一根零伏线。

4、手工时钟布线，远离 I/O 电路，可考虑加专用信号回程线。

5、关键线路如复位线等接近地回线。

6、为使串扰减至最小，采用双面＃字型布线。

7、高速线避免走直角。

8、强弱信号线分开。

屏蔽

工作频率低于 1MHz 时，噪声一般由电场或磁场引起，(磁场引起时干扰，

一般在几百赫兹以内)，1MHz 以上，考虑电磁干扰。单板上的屏蔽实体

包括变压器、传感器、放大器、DC/DC 模块等。更大的涉及单板间、子

架、机架的屏蔽。

3、静电屏蔽不要求屏蔽体是封闭的，只要求高电导率材料和接地两点。电

磁屏蔽不要求接地，但要求感应电流在上有通路，故必须闭合。磁屏蔽

要求高磁导率的材料做封闭的屏蔽体，为了让涡流产生的磁通和干扰产

生的磁通相消达到吸收的目的，对材料有厚度的要求。高频情况下，三

者可以统一，即用高电导率材料(如铜)封闭并接地。

4、对低频，高电导率的材料吸收衰减少，对磁场屏蔽效果不好，需采用高

磁导率的材料(如镀锌铁)。

5、磁场屏蔽还取决于厚度、几何形状、孔洞的最大线性尺寸。

6、磁耦合感应的噪声电压 U N ＝jwB.A.coso＝jwM.I 1 ，(A 为电路 2 闭合环路

时面积；B 为磁通密度；M 为互感；I 1 为干扰电路的电流。降低噪声电压，

有两个途径，对接收电路而言，B、A 和 COS0 必须减小；对干扰源而言，

M和I 1 必须减小。双绞线是个很好例子。它大大减小电路的环路面积，

并同时在绞合的另一根芯线上产生相反的电动势。

7、防止电磁泄露的经验公式：缝隙尺寸 < λmin/20。好的电缆屏蔽层覆视

率应为 70％以上。

滤波

1、选择 EMI 信号滤波器滤除导线上工作不需要的高频干扰成份，解决高频

电磁辐射与接收干扰。它要保证良好接地。分线路板安装滤波器、贯通

滤波器、连接器滤波器。从电路形式分，有单电容型、单电感型、L 型、

π型。π型滤波器通带到阻带的过渡性能最好，最能保证工作信号质量。