下面是一款汽车连接器HSD(4+2) 的3D外形：

其爆炸图如下：

下面是Rosenboger同款产品的2D图：

其信号完整性参数如下：

下面介绍一下如何给上面的3D模型做信号完整性仿真。

        在介绍仿真前先介绍一下上面的一些参数：上面的参数中提到了两种阻抗(Impedance)，even mode是指偶模，differential mode是指差分，上面参数中，偶模阻抗是32欧姆，差分阻抗是100欧姆。另外上面的回波损耗(Return Loss)、插入损耗(Insertion Loss)、近端串扰(Near End Crosstalk)、远端串扰(Far End Croatalk)都是绝对值，而仿真结果都是负数，需注意。

差分是比较常见的，这里不做解释。偶模不是很常见，这里介绍一下什么是偶模。在一对差分传输线上可能出现以下几种不同的信号状态：

我们把情况二而称为差模状态，把情况三称为偶模状态。对单根信号线差模状态下的阻抗为差模阻抗，偶模状态下的阻抗为偶模阻抗。下面讲解如何给以上3D模型的差模及偶模做仿真。

       Step1 仿真夹具设计

        这个连接器的带屏蔽壳这4Pin用以传输信号，另外2Pin用于连接电源。仅需对带屏蔽壳这4Pin做信号完整性仿真即可。这个连接器的锡脚端可以通过设计PCB，Trace端施加激励端口。由于仅有插座的3D没有插头的3D，也无法在端子的端部时间端口。这里可以设计一条带屏蔽的4芯线缆来与端子连接，然后在线缆的端部施加端口。线缆设计也需阻抗匹配，这里将差分阻抗设计到100+/-5欧范围内。PCB 的Trace阻抗直接用Saturn PCB Toolkit计算，就不再做仿真来调整Trace阻抗。

这个计算结果，与仿真结果是有出入的。夹具设计完成后，如下：

线缆芯线与连接器端子接触状态如下：

在接触点处存在截面突变（变小），因而在仿真得到的TDR曲线上也会存在突变（阻抗变大）。

再看下Trace，Trace设计如下

可以看出在Trace的焊盘处存在截面突变(面积变大)，因而在仿真得到的TDR曲线上也会存在突变（阻抗变小）。

Step2 激励端口设置

      这里使用CST软件进行信号完整性仿真。在将3D模型导入CST后设置端口，如下：

在Waveguide Pot的Define Pins中去设置Pin的极性，从而实现仿真差分阻抗及S参数，或者仿真偶模阻抗及其S参数。

        Step3 仿真

        在做差分仿真时将归一化阻抗设置为100欧

在做偶模仿真时，将归一化阻抗设置为50欧姆。

        Step4  结果分析

        分析结果

        DDIL（差分插入损耗）

        DDRL（差分回波损耗）

        DDNEXT（差分近端串扰）

        DDFEXT（差分远端串扰）

                TDR（差分时域阻抗）

可以看出，差分阻抗最小小于75欧与规格值有出入，因而S参数也没达到Rosenberg规格值。可能是端子中断截面太大，内部绝缘材质选用不是特别恰当。

        下面是共模阻抗的仿真结果：

TDR对连接器设计具有十分重要的指导意，看TDR曲线时一定要 分清那段时对应夹具阻抗，曲线的哪段对应端子，这部分曲线细微的变化对应着端子形状及截面变化，介质的改变也会导致阻抗的改变。

        本文的示例3D及仿真结果以上传到CSDN，下载链接为：https://mp.csdn.net/mp_download/manage/download/UpDetailed