1. 半周期路径Half Cycle Path
- 如果在设计中，同时存在上升沿触发的D触发器，以及下降沿触发的D触发器，则视为半周期路径，Half Cycle Path。
2. Setup time检查
时序图
时序报告：
起始点 startpoint：UFF5，下降沿触发
结束点 endpoint：UFF3，上升沿触发
Launch edge = 6ns
Capture edge = 12ns
所以，静态时序分析时，用于setup检查的时间为T/2， 数据传输到capture（UFF3）触发器的时间只有T/2。
3. Hold time检查
时序图
时序报告：
Hold检查通常为setup检查边沿的前一个时钟周期的上升沿，setup检查的capture edge=12ns，所以对于hold检查：
起始点 startpoint：UFF5，下降沿触发
结束点 endpoint：UFF3，上升沿触发
launch edge = 6ns
capture edge = 0ns
data arrived time >> data require time, 所以，hold time 时序很容易满足。
要理解 "hold的6发0采" 这个表达，我们需要详细分析 hold 时序的工作机制，以及如何在特定的时钟边沿进行 hold 检查。
1. 时序分析的基本概念
- Capture Edge（捕获边沿）：这是接收寄存器在时钟信号上捕获输入数据的时刻。例如，假设时钟周期是 12 ns，接收寄存器在第 0 ns（时钟的上升沿）时捕获数据。
- Hold Time：数据在时钟边沿（捕获边沿）之后必须保持稳定的最小时间。
2. 具体情况分析
假设以下条件：
- 时钟周期：12 ns
- Capture Edge：0 ns（时钟的上升沿）
- Hold Time：6 ns
3. Hold 检查的过程
-
边沿 0 采：表示在时钟的上升沿（0 ns），接收寄存器会捕获并存储数据。在这个瞬间，接收寄存器会读取并保存发送寄存器的数据值。
-
边沿 6 发：这里的 "6发" 意思是从上升沿之后的数据必须保持稳定至少到 6 ns。因此，在时钟的上升沿（0 ns）之后，数据需要继续稳定到 6 ns，即数据必须在 0 ns 到 6 ns 之间保持不变。
4. 时序图示例
假设我们绘制一个时序图来帮助理解：
- 0采：在 0 ns 的时钟上升沿，接收寄存器读取数据 D。
- 6发：在 0 ns 之后，数据必须稳定到 6 ns。因此，数据在 0 ns 到 6 ns 之间不能变化。
5. 总结
- "Hold的6发0采" 反映的是在时钟的上升沿之后，数据需要保持稳定的时间。
- 在这个例子中，接收寄存器在时钟的上升沿（0 ns）捕获数据，并且这个数据必须保持稳定至少到 6 ns。
