主要介绍AM64x的MSRAM和DDR的内存分布：

MSRAM:总共2MB,被分成8个banks,每个256KB。
首先了解一下，两种Domain:

In TI documentation, the MCU Domain may be referred to as “M4FSS Island”, “MCU Island”, “MCU Channel”, or “MCU Subsystem”.

微控制器单元域(MCU域)是一个“chip-in-a-chip”的概念，它使用独立的时钟源和复位操作。这使得MCU域可以连续工作，而不受设备其余部分的状态影响，包括设备其余部分处于复位或下电状态的时间。MCU Island集成了通信外设，如SPI, I2C和UART，这些外设预计用于安全关键通信，因此如果主SoC出现故障，MCU Island可以将此信息通信到系统的其余部分。隔离MCU Arm Cortex-M4F Microcontroller Subsystem，有助于提供抗干扰(FFI)。

在TRM中，MAIN Domain Memory Map中提到MSRAM：

MSRAM

当应用程序使用到所有的R5F cores，也使用到Linux，那么他将严格按照为各自核保留的内存区域进行使用。

如果应用程序只使用一个核心，那么它可以使用为其他核心保留的内存区域。例如，运行在R5F0_0上的EtherCAT示例使用了除SBL和DMSC保留的库之外的所有内存区域。

可以看到，MSRAM的初始512 KB是预留给SBL使用的。这是一个组合引导加载程序映像，其中包含系统控制器固件(SYSFW)，将被加载到DMSC Cortex M3和SYSFW板配置数据。当在链接器中为应用程序保留内存时。CMD文件，用户不应该触摸这个保留区域。如果重叠，SBL可能会在引导过程中加载核心映像时覆盖自身。在SBL中有检查，因此如果段地址落在这个保留内存中，它将抛出一个错误。
虽然这个内存是保留的，但如果应用程序映像有一个NO-LOAD部分，那么将它放在保留内存中仍然是可以的。但是应该注意应用程序运行在哪个核心中。如果应用程序运行在SBL所运行的内核以外的内核(通常是R5F0-0内核)中，应用程序可能会在SBL停止之前启动，并在内存访问上导致竞争条件，并可能导致SBL崩溃。．这在多核映像场景中可能会出现问题。因此，如果应用程序运行在非自核上，请确保仅将MSRAM中非sl保留的部分分配给应用程序。如果这是不可能的，在应用程序和SBL中作出必要的安排，等待SBL结束，然后开始执行应用程序。

此外，在DMSC在运行时使用的最后128 KB内存中，如果发生安全切换，最初的80 KB将被释放。最后的48 KB仍将由DMSC使用。
在不使用SBL的情况下，引导完全在使用SPL和UBoot的linux流程中进行，请参考相应的linux SDK文档来了解SRAM内存的使用情况。

在SDK中同样给出了SRAM memory Layout during R5 SPL bootloader stage,和上边的图一样，SPL IMAGE占据了6个bank:

DDR (with Linux)

下图显示了DDR的内存布局细节。如果项目中同时使用Linux和RTOS操作系统，RTOS应用只能使用预留给CPU的内存段。

DDR(without Linux)