目录

DVSEC 

 CXL

PCIe DVSEC for CXL Device//ID 0

 DVSEC CXL Capability (Offset 0Ah)

DVSEC CXL Control (Offset 0Ch)

 DVSEC CXL Status (Offset 0Eh)

DVSEC CXL Control2 (Offset 10h)

 DVSEC CXL Status2 (Offset 12h)

 DVSEC CXL Lock (Offset 14h)

 DVSEC CXL Capability2 (Offset 16h)

 DVSEC CXL Range registers

DVSEC CXL Range 1 Size High (Offset 18h)

 DVSEC CXL Range1 Size Low (Offset 1Ch)

 DVSEC CXL Range 1 Base High (Offset 20h)

 DVSEC CXL Range 1 Base Low (Offset 24h)

 DVSEC CXL Range 2 Size High (Offset 28h)

 DVSEC CXL Range 2 Size Low (Offset 2Ch)

 DVSEC CXL Range 2 Base High (Offset 30h)

DVSEC CXL Range 2 Base Low (Offset 34h)

Non-CXL Function Map DVSEC //ID 2

CXL 2.0 Extensions DVSEC for Ports //ID 3

GPF DVSEC for CXL Ports //ID 4

GPF DVSEC for CXL Devices //ID 5

PCIe DVSEC for Flex Bus Port  7

Register Locator DVSEC  8

MLD DVSEC 9

---

DVSEC 

 

 

 CXL

DVSEC Vendor ID field is set to 1E98h

CXL Data Object Exchange (DOE) Type Assignment 是指 CXL（Compute Express Link）标准中的数据对象交换（DOE）类型分配。CXL 是一种高性能、高带宽的连接标准，用于连接处理器、内存、加速器等设备，以加速数据中心和高性能计算工作负载。

DOE 是 CXL 标准中的一个重要概念，用于定义数据对象在 CXL 设备之间的传输方式、格式和交换协议。CXL 设备可以使用不同类型的数据对象来交换数据，例如配置数据、状态信息、命令等等。CXL DOE Type Assignment 定义了这些数据对象的不同类型，并规定了每个类型的结构、格式和用途。

通过 CXL DOE Type Assignment，CXL 标准确保了不同设备之间的数据交换是一致、可预测和有效的。每种数据对象类型都具有明确定义的语义，这有助于不同厂商的设备能够正确地解释和处理来自其他设备的数据。

PCIe DVSEC for CXL Device//ID 0

 DVSEC CXL Capability (Offset 0Ah)

Cache_Capable:

IO_Capable:

Mem_Capable:

Mem_HwInit_Mode:

HDM_Count:

Cache Writeback and Invalidate Capable

 CXL Reset Capable

 CXL Reset Timeout

CXL Reset Mem Clr Capable

Multiple Logical Device

Viral_Capable

PM Init Completion Reporting Capable

DVSEC CXL Control (Offset 0Ch)

 DVSEC CXL Status (Offset 0Eh)

DVSEC CXL Control2 (Offset 10h)

 

 DVSEC CXL Status2 (Offset 12h)

 DVSEC CXL Lock (Offset 14h)

 DVSEC CXL Capability2 (Offset 16h)

 DVSEC CXL Range registers

DVSEC CXL Range 1 Size High (Offset 18h)

 DVSEC CXL Range1 Size Low (Offset 1Ch)

 

 DVSEC CXL Range 1 Base High (Offset 20h)

 DVSEC CXL Range 1 Base Low (Offset 24h)

 

 DVSEC CXL Range 2 Size High (Offset 28h)

 DVSEC CXL Range 2 Size Low (Offset 2Ch)

 

 DVSEC CXL Range 2 Base High (Offset 30h)

DVSEC CXL Range 2 Base Low (Offset 34h)

Non-CXL Function Map DVSEC //ID 2

CXL 2.0 Extensions DVSEC for Ports //ID 3

 The PCIe configuration space of a CXL 2.0 Root Port, CXL Downstream Switch Port and 
CXL Upstream Switch Port must implement this DVSEC capability as shown in 
Figure 128. 

GPF DVSEC for CXL Ports //ID 4

CXL Downstream Switch Ports and CXL 2.0 capable Root Ports

GPF DVSEC for CXL Devices //ID 5

 Device 0, Function 0 of a CXL.mem capable devices must implement this DVSEC 
capability。

PCIe DVSEC for Flex Bus Port  7

Register Locator DVSEC  8

 2.0 Root Port, CXL Downstream Switch Port, CXL  Upstream Switch Port and CXL 2.0 Device

this  DVSEC capability contains one or more Register Block entries.

MLD DVSEC 9

"Function-Level Memory owned ID" 是用来标识特定功能级别在某个时间点上是否具有对某块内存的所有权。

这个概念对于实现内存共享、访问控制和内存一致性等机制非常重要。通过使用 "FM owned ID"，CXL系统可以跟踪哪个功能级别拥有特定内存区域的所有权，以确保内存数据的一致性和正确的访问控制。