961题库北航计算机组成原理选择题附答案选择题形式

有题目和答案，没有解析，不懂的题问大模型即可，无偿分享。

第1组

习题

某计算机采用大端方式，按字节编址。某指令中操作数的机器数为 1234 FF00H，该操作数采用基址寻址方式，形式地址 ( 用补码表示 ) 为FF12H，基址寄存器内容为 F000 0000H，则该操作数的最低有效字节所在的地址是
A. F000 FF12H
B. F000 FF15H
C. EFFF FF12H
D. EFFF FF15H
某指令功能为 R[r2] ← R[r1] + M[R[r0]] ，其两个源操作数分别采用寄存器寻址、寄存器间接寻址。对于下列给定部件，该指令在取数及执行过程中需要用到的是
I.通用寄存器组 ( GPRs) Ⅱ.算术逻辑单元 ( ALU ) Ⅲ.存储器 ( Memory ) Ⅳ.指令译码器 ( ID )
A. 仅 I、 Ⅱ
B. 仅 I、Ⅱ、Ⅲ
C. 仅Ⅱ 、Ⅲ、IV
D. 仅 I、Ⅲ、Ⅳ
在采用 “取指、译码 /取数、执行、访存、写回 ”5段流水线的处理器中，执行如下指令序列，其中
s0、s1、s2、s3 和 t2 表示寄存器编号。
I1：add s2,s1,s0 //R[s2] ← R[s1]+R[s0]
I2：load s3,0( t2) //R[s3] ←M[R[t2]+0]
I3：add s2,s2,s3 //R[s2] ← R[s2]+R[s3]
I4：store s2,0( t2) //M[R[t2]+0] ←R[s2]
下列指令对中，不存在数据冒险的是
A. I1 和 I3
B. I2 和 I3
C. I2 和 I4
D. I3 和 I4
假定一台计算机采用 3 通道存储器总线，配套的内存条型号为 DDR3-1333 ，即内存条所接插的存储器总线的工作频率为 1333 MHz 、总线宽度为 64 位，则存储器总线的总带宽大约是
A. 10. 66 GB/s
B. 32 GB/s
C. 64 GB/s
D. 96 GB/s
下列关于 DMA 方式的叙述中，正确的是
I. DMA 传送前由设备驱动程序设置传送参数
II.数据传送前由 DMA 控制器请求总线使用权
Ⅲ.数据传送由 DMA 控制器直接控制总线完成
IV.DMA 传送结束后的处理由中断服务程序完成
A. 仅 I、 Ⅱ
B. 仅Ⅰ 、Ⅲ、Ⅳ
C. 仅Ⅱ、Ⅲ、IV
D. I、Ⅱ、Ⅲ、IV
下列关于冯 ·诺依曼结构计算机基本思想的叙述中，错误的是
A. 程序的功能都通过中央处理器执行指令实现
B. 指令和数据都用二进制表示，形式上无差别
C. 指令按地址访问，数据都在指令中直接给出
D. 程序执行前，指令和数据需预先存放在存储器中
冯诺依曼结构计算机中数据采用二进制编码表示，其主要原因是
Ⅰ.二进制的运算规则简单
Ⅱ.制造两个稳态的物理器件较容易
Ⅲ.便于用逻辑门电路实现算术运算
A. 仅Ⅰ、Ⅱ B. 仅Ⅰ、Ⅲ C. 仅Ⅱ、Ⅲ D.Ⅰ、Ⅱ和Ⅲ
假定带符号整数采用补码表示，若 int 型变量 x 和 y 的机器数分别是 FFFF FFDFH 和 0000 0041H ，则 x、y 的值以及 x - y 的机器数分别是
A. x = -65, y = 41, x -y 的机器数溢出
B. x = -33, y = 65, x-y 的机器数为 FFFF FF9DH
C. x = -33, y = 65, x-y 的机器数为 FFFF FF9EH
D. x = -65, y = 41, x-y 的机器数为 FFFF FF96H
IEEE 754 单精度浮点格式表示的数中，最小的规格化正数是
A. $1.0 \times {2^{ - 126}}$
B. $1.0 \times {2^{ - 127}}$
C. $1.0 \times {2^{ - 128}}$
D. $1.0 \times {2^{ - 149}}$
某 32 位计算机按字节编址，采用小端 (Little Endian) 方式。若语令 “ int i = 0; ”对应指令的机器代码为 “C7 45 FC 00 00 00 00H ”，则语句 “int i = - 64; ”对应指令的机器代码是
A. C7 45FC C0FF FFFFH
B. C7 45FC 0CFF FFFFH
C. C7 45FC FFFF FFC0H
D. C7 45FC FFFF FF0CH

答案

第2组

习题

整数 x 的机器数为 1101 1000，分别对 x 进行逻辑右移 1 位和算术右移 1 位操作，得到的机器数各是
A. 1110 1100、1110 1100
B. 0110 1100、1110 1100
C. 1110 1100、0110 1100
D. 0110 1100、 0110 1100
假定 DRAM 芯片中存储阵列的行数为 r、列数为 c，对于一个 2K×1 位的 DRAM 芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则 r、c 的取值分别是
A. 2048、 1
B. 64、32
C. 32、64
D. 1、2048
若某计算机最复杂指令的执行需要完成 5 个子功能，分别由功能部件 A~E 实现，各功能部件所需时间分别为 80ps、50ps、50ps、70ps 和 50ps，采用流水线方式执行指令，流水段寄存器延时为 20ps，则 CPU 时钟周期至少为
A. 60 ps
B. 70 ps
C. 80 ps
D. 100 ps
下列选项中，可提高同步总线数据传输率的是
Ⅰ.增加总线宽度 Ⅱ.提高总线工作频率 Ⅲ.减少总线工作周期 Ⅳ.采用地址 /数据线复用
A. 仅Ⅰ、Ⅱ
B. 仅Ⅰ、Ⅱ、Ⅲ
C. 仅Ⅲ、Ⅳ
D.Ⅰ、Ⅱ、Ⅲ和Ⅳ
翻译程序能将高级语言源程序一步步转换为机器语言目标程序，编译程序，汇编程序等都属于翻译程序。可以一次性实现高级语言到汇编语言转换的翻译程序是
A．汇编程序
B．链接程序
C．编译程序
D．解释程序
可以一次性实现汇编语言到机器语言转换的翻译程序是
A．汇编程序
B．链接程序
C．编译程序
D．解释程序
某计算机字长为 32 位，按字节编址，采用小端（ Little Endian）方式存放数据。假定有一个 double 型变量，其机器数表示为 1122 3344 5566 7788H，存放在 0000 8040H 开始的连续存储单元中，则存储单元 0000 8046H 中存放的
章是。
A．22H
B．33H
C．77H
D．66H
有如下 C 语言程序段：

for(k=0; k<1000; k++){
    a[k] = a[k]+32; 
}

若数组 a 及变量 k 均为 int 型，int 型数据占 4B，数据 Cache采用直接映射方式，数据区大小为 1KB 、块大小为 16B，该程序段执行前 Cache为空，则该程序段执行过程中访问数组 a的 Cache缺失率约为
A．1.25%
B．2.5%
C．25%
D．12.5%

某存储器容量为 64KB ，按字节编址，地址 4000H~5FFFH 位 ROM 区，其余为 RAM 区。若采用 8K×4 位的SRAM 芯片进行设计，则需要该芯片的数量是
A．7
B．8
C．14
D．16
某指令格式如下所示：

其中 M 为寻址方式， I 为变址寄存器编号， D 为形式地址。若采用先直接寻址后间接寻址的方式，且用(X)表示X物理地址或寄存器的内容，则操作数的有效地址是
A．I+D
B．(I)+D
C．((I)+D)
D．((I))+D

答案

第3组

习题

某计算机主存空间为 4GB，字长为 32 位，按字节编址，采用 32 位字长的定长指令格式，则程序计数器（ PC）和指令寄存器（ IR）的位数至少分别是
A．30、30
B．30、32
C．32、30
D．32、32
在无转发机制的五段基本流水线（取指、译码 /读寄存器、运算执行、访存，写回寄存器）中，下列指令序列存在数据冒险的指令对是
I1：add R1，R2，R3；（R2）+（R3）→ R1
I2：add R5，R2，R4；（R2）+（R4）→ R5
I3：add R4，R5，R3；（R5）+（R3）→ R4
I4：add R5，R2，R6；（R2）+（R6）→ R5
A．I1 和 I2
B．I2 和 I3
C．I2 和 I4
D．I3 和 I4
单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是
A．可以采用单总线结构数据通路
B．处理器时钟频率较低
C．在指令执行过程中程序计数器PC的控制信号不变
D．每条指令的 CPI 为 1
（2000）10化成十六进制数是
A.（7CD）16
B.（7D0）16
C.（7E0）16
D.（7F0）16
下列数中最大的数是
A．（1111）2
B.（22）8
C.（98）16
D.（152）10
______表示法主要用于表示浮点数中的阶码
A. 原码
B. 补码
C. 反码
D. 移码
下列有关运算器的描述中，______是正确的
A.只做算术运算，不做逻辑运算
B.只做加法
C.能暂时存放运算结果
D.既做算术运算，又做逻辑运算
设[X]补=1.x1x2x3x4,当满足______时，X > -1/2成立
Ａ．x1必须为1，x2x3x4至少有一个为1
Ｂ．x1必须为1，x2x3x4任意
Ｃ．x1必须为0，x2x3x4至少有一个为1
Ｄ．x1必须为0，x2x3x4任意
CPU主要包括______
A.存储器
B.控制器、运算器
C.运算器和主存
D.处理器、ALU和主存
在主存和CPU之间增加cache存储器的目的是______
A. 增加内存容量
B. 提高内存可靠性
C. 解决CPU和主存之间的速度匹配问题
D. 增加内存容量，同时加快存取速度

答案

第4组

习题

设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______
A. EA=(X)+D
B. EA=(X)+(D)
C.EA=((X)+D)
D. EA=((X)+(D))
在指令的地址字段中，直接指出操作数本身的寻址方式，称为______
A. 间接寻址
B. 立即数寻址
C. 寄存器寻址
D. 直接寻址
下述I/O控制方式中，主要由程序实现的是______
A. 直接方式
B. 中断方式
C. DMA方式
D. 通道方式
系统总线中地址线的功能是______
A. 用于选择主存单元地址
B. 用于选择进行信息传输的设备
C. 用于选择外存地址
D. 用于指定主存和I/O设备接口电路的地址
采用DMA方式传送数据时，每传送一个数据要占用______的时间
A. 一个指令周期
B. 一个机器周期
C. 一个时钟周期
D. 一个存储周期
目前的计算机，从原理上讲______
A. 指令以二进制形式存放，数据以十进制形式存放
B. 指令以十进制形式存放，数据以二进制形式存放
C. 指令和数据都以二进制形式存放
D. 指令和数据都以十进制形式存放
存储器是计算机系统的记忆设备，主要用于______
A.存放程序
B.存放软件
C.存放微程序
D.存放程序和数据
设X= —0.1011，则[X]补为______
A.1.1011
B.1.0100
C.1.0101
D.1.1001
在CPU中，跟踪后继指令地指的寄存器是______
A.指令寄存器
B.程序计数器
C.地址寄存器
D.数据寄存器
下列仲裁方式中，______是对电路故障最敏感的集中仲裁方式
A.链式查询方式
B.计数器定时查询方式
C.独立请求方式
D.分布仲裁方式

答案

第5组

习题

外存储器与内存储器相比，外存储器______
A.速度快，容量大，成本高
B.速度慢，容量大，成本低
C.速度快，容量小，成本高
D.速度慢，容量大，成本高
一个256K×8的存储器，其地址线和数据线总和为______
A.16
B.18
C.26
D.20
当采用______的编址方式对设备进行编址情况下，不需要专门的I/O指令组
A.统一编址法
B.独立编址法
C.两者都是
D.两者都不是
下面有关“中断”的叙述，______是不正确的
A. 一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求
B. CPU响应中断时暂停运行当前程序，自动转移到中断服务子程序
C. 中断方式一般适用于随机出现的服务
D. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须保护现场，之后再恢复现场
设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，寄存器内为______
A.27H
B.9BH
C.E5H
D.5AH
某存储器芯片的存储容量为8K×12位，则它的地址线为____
A.11
B.12
C.13
D.14
某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是______
A. 64K
B.32K
C. 64KB
D. 32KB
从信息流的传送效率来看，______工作效率最低
A．三总线系统
B．单总线系统
C．双总线系统
D．多总线系统
若采用DMA的IO控制方式，其在实现主存访问中会停止CPU访问而实现数据传送的途径是
A. 单字传送方式
B. 成组传送方式
C. 周期窃取方式
D. 周期挪用方式
中断向量是______
A．子程序入口地址
B．程序入口地址
C．中断服务程序入口地址
D．中断返回地址

答案

第6组

习题

完整的计算机系统应包括______
A. 运算器、存储器和控制器
B. 外部设备和主机
C. 主机和实用程序
D. 配套的硬件设备和软件系统
计算机系统中的存储器系统是指______
A. RAM存储器
B. ROM存储器
C. 主存储器
D. 主存储器和外存储器
在机器中，______的零的表示形式是唯一的
A. 原码
B. 补码
C. 反码
D. 原码和反码
针对8位二进制数，下列说法中正确的是______
A. –127的补码为10000000
B. –127的反码等于0的移码
C. +1的移码等于–127的反码
D. 0的补码等于–1的反码
计算机系统中采用补码运算的目的是为了______
A. 与手工运算方式保持一致
B. 提高运算速度
C. 简化计算机的设计
D. 提高运算的精度
长度相同但格式不同的2种浮点数，假定前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同,则它们可表示的数的范围和精度为______
A. 两者可表示的数的范围和精度相同
B. 前者可表示的数的范围大但精度低
C. 后者可表示的数的范围大且精度高
D. 前者可表示的数的范围大且精度高
运算器虽有许多部件组成，但核心部分是______
A. 数据总线
B. 算术逻辑运算单元
C. 寄存器堆
D. 通用寄存器
下列说法中正确的是______
A. 采用变形补码进行加减运算可以避免溢出
B. 只有定点数运算才有可能溢出，浮点数运算不会产生溢出
C. 只有带符号数的运算才有可能产生溢出
D. 将两个正数相加有可能产生溢出
下溢指的是______
A. 运算结果的绝对值小于机器所能表示的最小绝对值
B. 运算的结果小于机器所能表示的最小负数
C. 运算的结果小于机器所能表示的最小正数
D. 运算结果的最低有效位产生的错误
扩展操作码是__________
A. 操作码字段外辅助操作字段的代码
B. 操作码字段中用来进行指令分类的代码
C. 指令格式中的操作码
D. 一种指令优化技术，不同地址数指令可以具有不同的操作码长度

答案

第7组

习题

寄存器间接寻址方式中，操作数处在__________
A. 通用寄存器
B. 主存单元
C. 程序计数器
D. 堆栈
变址寻址方式中，操作数的有效地址等于__________
A. 基值寄存器内容加上形式地址(位移量)
B. 堆栈指示器内容加上形式地址
C. 变址寄存器内容加上形式地址
D. 程序计数器内容加上形式地址
同步控制方式是__________
A. 只适用于CPU控制的方式
B. 只适用于外设控制的方式
C. 由统一时序信号控制的方式
D. 所有指令执行时间都相同的方式
异步控制方式常用于__________作为其主要控制方式
A. 在单总线结构计算机中访问主存与外设时
B. 微型机的CPU控制中
C. 组合逻辑控制的CPU中
D. 微程序控制器中
计算机操作的最小时间单位是__________
A. 时钟周期
B. 指令周期
C. 机器周期
D. 总线周期
系统总线中地址线的功用是
A. 用于选择主存单元
B. 用于选择进行信息传输的设备
C. 用于指定主存单元和I/O设备接口电路的地址
D. 用于传送主存物理地址和逻辑地址
外存可能参与使用的总线类别是
A. 片内总线
B. 系统总线
C. 通信总线
D. 主存总线
数据总线的宽度由总线的 ( )定义
A. 物理特性
B. 功能特性
C. 电气特性
D. 时间特性
中断发生时，由硬件更新程序计数器PC，而不是由软件完成，主要是为了________
A. 能进入中断处理程序并正确返回源程序
B. 节省内容
C. 提高处理机的速度
D. 使中断处理程序易于编址，不易出错
在微型机系统中外部设备通过______与主板的系统总线相连接
A. 累加器
B. 设备控制器
C. 计数器
D. 寄存器

答案

第8组

习题

在微程序控制器中，一条机器指令的功能通常由（）
A. 一条微指令实现
B. 一段微程序实现
C. 一个指令码实现
D. 一个条件码实现
在主机中，能对指令进行译码的器件是（）
A．存储器
B．ALU
C．运算器
D．控制器
在浮点数的表示中，（）在机器数中不出现，是隐含的
A．阶码
B．基数
C．尾数
D．符号
指令系统采用不同的寻址方式的主要目的是（）
A．提高访问速度
B．简化指令译码电路
C．增加内存容量
D．扩大寻址范围
计算机主频的周期是指（）
A．时钟周期
B．指令周期
C．工作周期
D．存取周期
某RAM芯片，其存储容器为1024K×16位，该芯片的地址线和数据线数目分别为( )
A． 20， 16
B． 20，4
C． 1024，4
D． 1024，16
计算机的存储器采用分级方式是为了( )
A．减少主机箱的体积
B．解决容量、价格、速度三者之间的矛盾
C．为方便保存大量数据
D．操作起来更方便
某计算机指令平均运算时间是10ns，则该机的平均运算速度是（）
A. 1MPIS
B.10MPIS
C.100MPIS
D.1000MPIS
用8位字长的补码（其中1位符号位）表示定点小数N，能表示的数值范围是（）
A. $\le N \le 1 - {2^{ - 7}}$
B.$ - 1 \le N \le 1 - {2^{ - 8}}$
C.$ - 1 \le N \le 1 - {2^{ - 7}}$
D.$ - (1 - {2^{ - 7}}) \le N \le 1 - {2^{ - 7}}$
以下哪个描述是错误的（）
A.中断的响应只能发生在指令执行过程中
B.DMA方式在数据传输过程中接管了CPU的总线控制权
C.中断的响应次序和其处理次序可以不一致
D.程序查询的输入输出控制方式不支持多个设备并行工作

答案

第9组

习题

计算机中表示地址时，采用( )
A．原码
B．补码
C．反码
D．无符号数
计算机的存储系统是指（）
A． RAM
B． ROM
C．主存储器
D．缓存，主存和外存
主设备是：( )
A．发送数据的模块
B．接收数据的模块
C．控制总线使用权的模块
D．发出总线请求的模块
直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是( )
A．直接、立即、间接
B．直接、间接、立即
C．立即、直接、间接
D．立即、间接、直接
存放下一条欲执行指令的地址的寄存器是( )
A．MAR
B．PC
C．MDR
D．IR
计算机硬件能直接执行的只能是下面哪项。
A．高级语言
B．汇编语言
C．机器语言
D．机器语言和汇编语言
在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，下面哪项符合这种特点。
A．直接映射
B．全相联映射
C．组相联映射
D．混合映射
静态随机存储器指
A. RAM
B. ROM
C. SRAM
D. DRAM
状态寄存器用来存放下面哪些内容
A．算术运算结果
B．算术、逻辑运算及测试指令的结果状态
C．运算类型
D．逻辑运算结果
在I/O单独（独立）编址下，下面的说法哪项正确
A．一个具体地址只能对应输入输出设备
B．一个具体地址既可对应输入输出设备，也可对应内存单元
C．一个具体地址只能对应内存单元
D．只对应内存单元或只对应I/O设备

答案

第10组

习题

DMA方式数据的传送是以下面哪项为单位进行的
A．字节
B．字
C．数据块
D．位
下列关于虚拟存储器的说法，正确的是____
A.提高了主存储器的存取速度
B.扩大了主存储器的存储空间，并能进行自动管理和调度
C.提高了外存储器的存取速度
D.程序执行时，利用硬件完成地址映射
下列存储芯片的扩展方式中，能使数据线和地址线都增多的是
A. 字扩展
B. 位扩展
C. 混合扩展
D. 都是
下列存储芯片结构中，用于确定存储单元位置的是
A. 存储矩阵
B. 读写电路
C. 译码驱动
D. 数据线，地址线，片选线
下列选项中，能缩短程序执行时间的措施是
Ⅰ. 提高 CPU 时钟频率 Ⅱ. 优化数据通路结构
Ⅲ. 对程序进行编译优化
A．仅Ⅰ 和Ⅱ
B．仅Ⅰ 和Ⅲ
C．仅Ⅱ 和Ⅲ
D．Ⅰ 、Ⅱ和Ⅲ
下列有关 RAM 和 ROM 的叙述中，正确的是
I RAM 是易失性存储器，ROM 是非易失性存储器
II RAM 和 ROM 都采用随机存取方式进行信息访问
III RAM 和 ROM 都可用作 Cache
IV RAM 和 ROM 都需要进行刷新
A．仅 I 和 II
B．仅 II 和 III
C．仅 I,II 和 IV
D．仅 II，III 和 IV
下列命中组合情况中，一次访存过程中不可能发生的是
A．TLB 未命中，Cache 未命中，Page 未命中
B．TLB 未命中，Cache 命中，Page 命中
C．TLB 命中，Cache 未命中，Page 命中
D．TLB 命中，Cache 命中，Page 未命中
下列寄存器中，汇编语言程序员可见的是
A．存储器地址寄存器(MAR)
B．程序计数器(PC)
C．存储器数据寄存器(MDR)
D．指令寄存器(IR)
下列选项中，不．会引起指令流水线阻塞的是
A．数据旁路（转发）
B．数据相关
C．条件转移
D．资源冲突
单级中断系统中，中断服务程序内的执行顺序是______
I 保护现场 II 开中断 III 关中断 IV 保存断点
V 中断事件处理 VI 恢复现场 VII 中断返回
A．I->V->VI->II->VII
B．III->I->V->VII
C．III->IV->V->VI->VII
D．IV->I->V->VI->VII

答案

第11组

习题

假定一台计算机的显示存储器用 DRAM 芯片实现，若要求显示分辨率为 1600*1200，颜色深度为 24 位，帧频为 85HZ，显存总带宽的 50%用来刷新屏幕，则需要的显存总带宽至少约为______
A．245Mbps
B．979Mbps
C．1 958Mbps
D．7 834Mbps
假定用若干个 2k x 4 位的芯片组成一个 8k x 8 位的存储器，则地址 0B1FH 所在芯片的最小地址是
A．0000H
B．0600H
C．0700H
D．0800H
下列选项中，描述浮点数操作速度指标的是
A．MIPS
B．CPI
C．Mbps
D．MFLOPS
float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是
A．C104 0000H
B．C242 0000H
C．C184 0000H
D．C1C2 0000H
下列各类存储器中，不采用随机存取方式的是
A．ROM
B．CDROM
C．DRAM
D．SRAM
某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是
A．22位
B．23位
C．25位
D．26位
偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是
A．间接寻址
B．基址寻址
C．相对寻址
D．变址寻址
下列给出的指令系统特点中，有利于实现指令流水线的是
Ⅰ. 指令格式规整且长度一致 Ⅱ．指令和数据按边界对齐存放
Ⅲ．只有Load/Store指令才能对操作数进行存储访问
A．仅Ⅰ、Ⅱ
B．仅Ⅱ、Ⅲ
C．仅Ⅰ、Ⅲ
D．Ⅰ、Ⅱ、Ⅲ
假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是
A．每个指令周期中CPU都至少访问内存一次
B．每个指令周期一定大于或等于一个CPU时钟周期
C．空操作指令的指令周期中任何寄存器的内容都不会被改变
D．当前程序在每条指令执行结束时都可能被外部中断打断
在系统总线的数据线上，不可能传输的是
A．指令
B．操作数
C．握手（应答）信号
D．中断类型号

答案

第12组

习题

某计算机有五级中断L4～L0，中断屏蔽字为M4 M3 M2 M1 M0，Mi=1（0≤i≤4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4→L0→L2→L1→L3 ，则L1的中断处理程序中设置的中断屏蔽字是
A．11110
B．01101
C．00011
D．01010
某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是
A．0.02%
B．0.05%
C．0.20%
D．0.50%
假定基准程序 A 在某计算机上的运行时间为 100 秒，其中 90 秒为 CPU 时间，其余为 I/O 时间。若 CPU 速度提高 50%，I/O 速度不变，则运行基准程序 A 所耗费的时间是
A．55 秒
B．60 秒
C．65 秒
D．70 秒
假定编译器规定 int 和 short 型长度分别为 32 位和 16 位，执行下列 C 语言语句：

unsigned short x=65530;
unsigned int y=x;

得到 y 的机器数为
A．0000 7FFAH
B．0000 FFFAH
C．FFFF 7FFAH
D．FFFF FFFAH

float 类型（即 IEEE754 单精度浮点数格式）能表示的最大正整数是
A. ${2^{126}} - {2^{103}}$
B. ${2^{127}} - {2^{104}}$
C. ${2^{127}} - {2^{103}}$
D. ${2^{128}} - {2^{104}}$
下列关于闪存（Flash Memory）的叙述中，错误的是
A．信息可读可写，并且读、写速度一样快
B．存储元由 MOS 管组成，是一种半导体存储器
C．掉电后信息不丢失，是一种非易失性存储器
D．采用随机访问方式，可替代计算机外部存储器
假设某计算机按字编址，Cache 有 4 个行，Cache 和主存之间交换的块大小为 1 个字。若 Cache的内容初始为空，采用 2 路组相联映射方式和 LRU 替换策略。访问的主存地址依次为 0,4,8,2,0,6,8,6,4,8时，命中 Cache 的次数是
A. 1
B. 2
C. 3
D. 5
突发传输即传递一个起始地址，传输若干相邻地址数据的传输方式。某同步总线的时钟频率为 100MHz，宽度为 32 位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输 128 位数据所需要的时间至少是
A. 20ns
B. 40ns
C. 50ns
D. 80ns
响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括 Ⅰ．关中断 Ⅱ．保存通用寄存器的内容 Ⅲ．形成中断服务程序入口地址并送 PC
A．仅Ⅰ、Ⅱ
B．仅Ⅰ、Ⅲ
C．仅Ⅱ、Ⅲ
D．Ⅰ、Ⅱ、Ⅲ
下列关于虚拟存储器的叙述中，正确的是
A．虚拟存储只能基于连续分配技术
B．虚拟存储只能基于非连续分配技术
C．虚拟存储容量只受外存容量的限制
D．虚拟存储容量只受内存容量的限制

答案

第13组

答案

操作系统的 I/O 子系统通常由四个层次组成，每一层明确定义了与邻近层次的接口。其合理的层次组织排列顺序是
A．用户级 I/O 软件、设备无关软件、设备驱动程序、中断处理程序
B．用户级 I/O 软件、设备无关软件、中断处理程序、设备驱动程序
C．用户级 I/O 软件、设备驱动程序、设备无关软件、中断处理程序
D．用户级 I/O 软件、中断处理程序、设备无关软件、设备驱动程序
某计算机主频为 1.2 GHz，其指令分为 4 类，它们在基准程序中所占比例及 CPI 如下表所示

该机的 MIPS 数是
A. 100
B. 200
C. 400
D. 600
某数采用 IEEE 754 单精度浮点数格式表示为 C640 0000H，则该数的值是
A. $−1.5 \times {2^{13}}$
B. $−1.5 \times {2^{12}}$
C. $−0.5 \times {2^{13}}$
D. $−0.5 \times {2^{12}}$
某字长为 8 位的计算机中，已知整型变量 x、y 的机器数分别为[x]补=1111 0100，[y]补=1011 0000。若整型变量 z=2*x+y/2，则 z 的机器数为
A. 1100 0000
B. 0010 0100
C. 1010 1010
D. 溢出
某计算机主存地址空间大小为 256 MB，按字节编址。虚拟地址空间大小为 4 GB，采用页式存储管理，页面大小为 4 KB，TLB（快表）采用全相联映射，有 4 个页表项，内容如下表所示

则对虚拟地址 03FF F180H 进行虚实地址变换的结果是
A. 015 3180H
B. 003 5180H
C. TLB 缺失
D. 缺页
假设变址寄存器 R 的内容为 1000H，指令中的形式地址为 2000 H；地址 1000H 中的内容为 2000H，地址 2000H 中的内容为 3000H，地址 3000 H 中的内容为 4000H，则变址寻址方式下访问到的操作数是
A. 1000H
B. 2000H
C. 3000H
D. 4000H
某 CPU 主频为 1.03 GHz，采用 4 级指令流水线，每个流水段的执行需要 1 个时钟周期。假定 CPU 执行了 100 条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为
A. $0.25×10^9$ 条指令/秒
B. $0.97×10^9$ 条指令/秒
C. $1.00×10^9$ 条指令/秒
D. $1.03×10^9$ 条指令/秒
常见的几种总线仲裁方式中，对电路最为敏感的方式为（）
A、链式查询
B、计数器查询方式
C、独立请求
D、中断查询
在常用的 I/O 控制方式中，要求主存与 I/O 设备之间有直接数据通路的方式为（）
A、程序查询
B、程序中断
C、I/O 通道
D、DMA
某机器字长为 64 位，内存容量为 256MB，若按字编址，则其寻址空间为（）
A、0～8M-1
B、0～16M-1
C、0～32M-1
D、0～64M-1

习题

第14组

习题

某机器字长为 16 位，内存按字节编址，PC 当前值为 2000H,当读取一条双字长指令后 PC 的值为（）
A、2000H
B、2004H
C、2008H
D、200AH
某程序运行于一个由 L1、L2 两级 cache 以及主存组成的存储系统，L1 cache 和 L2 cache 的命中率分别为 50%和 80%，则整个存储系统 cache 的命中率为（）
A、65%
B、80%
C、90%
D、95%
程序局部控制性原理包括
A. 只有时间局部性原理
B. 只有空间局部性原理
C. 时间局部性原理和空间局部性原理
D. 都不是
构造 $32 k \times 32 bi t$ 的存储器共需_______片 $2 k \times 8 bi t$ 的 SRAM 存储芯片
A. 16
B. 32
C. 48
D. 64
通常计算机中决定指令执行顺序的寄存器为________
A. 程序计数器PC
B. 指令寄存器IR
C. 数据寄存器DR
D. 算术逻辑单元ALU
在通常的输入输出方式中，程序查询和_________都需要 CPU 执行指令来实现数据传递，而__________不需要 CPU 执行指令来实现数据传递
A. 中断方式，通道方式
B. 中断方式， DMA方式
C. DMA方式，通道方式
D. 通道方式，中断方式
________算法产生缺页率最小，但不是实用的页面淘汰算法
A. 最佳置换OPT
B. 先进先出FIFO
C. 最近最少使用LRU
D. 时钟置换CLOCK