高速模拟信号链的设计学习

概述：

定义：

断开：

链路设计：

结论：

概述：

由于对共模参数及其与设备之间的关联缺乏了解，客户仍然会提出许多技术支持问题。ADC数据表指定了模拟输入的共模电压要求。关于这方面没有太多详细信息，但为了以满量程实现额定ADC性能，必须保持适当的前端偏置。

集成缓冲器的ADC通常具有内部偏置共模(CM)电平，此电平是电源的一半加上二极管压降(AVDD/2 + 0.7 V)。不需要外部电路对此电路进行偏置，但必须保持共模电平才能正确使用转换器。对于无缓冲的(开关电容输入)转换器，共模偏置通常是模拟电源的一半，即AVDD/2。可通过多种方式由外部提供。部分转换器具有一个专用引脚，允许设计人员通过几个与模拟输入相连的电阻来提供偏置。或者，设计人员可以将内部偏置连接到变压器的中心抽头，或者可以使用电阻分压器分离模拟电源(电阻从模拟输入的每个端脚连接到AVDD和接地)。在使用转换器的VREF引脚之前，请查阅制造商的数据手册或咨询应用支持小组，因为许多基准信息并未提供，不能在没有外部缓冲器的情况下提供共模偏置。这很诱人，因为您需要的CM电压很容易获得，但提醒一句—不要这样做。

如果未提供或保持共模偏置，转换器将产生增益和失调误差，使总体测量性能下降。转换器可能过早削波，或者根本不会削波，因为转换器达不到满量程。在转换器之前连接放大器时，共模偏置尤其重要，特别是当应用需要直流耦合时。查看放大器的数据手册技术规格，确保放大器可以满足转换器的摆幅和共模电源要求。转换器日益趋向采用更小的工艺尺寸，因此需要更低的电源。使用1.8 V电源时，如果需要直流耦合，则放大器需要0.9 V的共模电压。使用3.3 V至5 V电源电压的放大器可能无法保持那么低的电平，但是较新的低电压放大器可以，或者设计人员可以使用分离电源并在VSS引脚上使用负供电轨。然而，这样做时，记住其他引脚可能也需要连接到负供电轨。相关信息请参考数据手册和/或咨询直接应用支持人员。

定义：

我们首先来看共模电压的定义。图1显示了转换器如何查看差模与共模信号。CM电压只是信号移动的中点—参见图1。您也可以将其视为新中点或零代码—放大器，通常通过一个VOCM引脚或类似的器件，在输出端建立CM。不过要小心，这些引脚也有一定的电流和电压范围要求。最好查阅一下放大器数据手册，并且/或者使用不会使电路内部的任何相邻电路或基准点负荷过重的稳定偏置点。不要只是分接一个转换器的基准电压引脚(VREF)，它通常是转换器满量程的一半。可能无法提供充分的高精度偏置。谨慎起见，也应查阅转换器数据手册上的引脚技术规格。一般而言，电阻容差1%的简单分压器和/或缓冲器驱动器之类，可正确设置放大器的CM偏置。

断开：

如果未提供或保持共模偏置，转换器将产生增益和失调误差，使获取的总体测量性能下降。简单地说—转换器输出将如图3所示，或者略有变化。输出频谱的形态将与过载满量程输入相似。这意味着转换器的零点偏离中心，不是最优。设计人员可能会发现转换器会较早削波或者达不到转换器的满量程。最近，由于转换器开始使用1.8 V电源和更低的电源，这一问题变得更为严重。这意味着模拟输入的CM偏置为0.9 V或AVDD/2。并非所有的单电源放大器都支持这样的低共模电压，同时还保持相对较好的性能。但是，部分新型放大器已经适应此类电压，并在市场上有售。因此，谨慎起见，需查看哪些放大器可以用于您的新设计。并不是任何旧款放大器都能使用，因为裕量可能非常受限，并且内部晶体管可能会开始塌陷。如果将双电源与放大器配合使用，大多数情况下应该会有充足的裕量来实现适当的CM偏置。缺点是增加了一个额外的电源—可能不标准的负电源，这意味着更多的器件和更高的成本。简单的反相器电路有助于解决这一问题。

链路设计：

了解共模和直流耦合之后，我们可以开始组建信号解决方案。例如，ADL5567是双通道差分放大器，增益为20 dB。它具有4.8 GHz带宽，适合连接GSPS ADC，例如AD9625，这是12位、2.5 GSPS转换器，具有JESD204B 8通道接口。图4所示为整体设置框图。

在显示的该配置中，前端接口针对宽带采样进行了优化，同时保留信号的直流成分。由于器件为+5.5 V耐压。该设计使用+3.3 V 和−2 V AVDD 分离电源。这使得放大器的输出端和ADC的输入端之间共模简单对齐，两者均需在AIN+和AIN−保持+0.525 V。同样，注意几个接地使能的放大器引脚功能(VSS)，单电源现强制设置为−2 V供电(新VSS)。

CM电压输出很简单，但是弄清楚放大器输入的共模需求可能有点麻烦。需要为接口做两件事。第一，输入端CM电压需要配置为0 V，否则，驱动放大器失调将使输出轨偏向一侧。这将导致图3所描述的性能问题或更严重，—将出现放大器和转换器信号链交流性能不佳。为此，放大器输入端的每一侧都需要允许电流流向地面，或该直流耦合案例中2 V。因此，在每个放大器输入端添加2.2 kΩ的电阻来抑制失调电流。

这是它的工作原理：放大器输出约为0.525 V，放大器输入CM 电压为0 V。具有500 Ω的内部反馈电阻和约50 Ω的输入电阻使得它看起来有550 Ω；或在本例中，我们假设一个50 Ω源电阻与100 Ω电阻并联，得到33 Ω。再串联20 Ω增加到53 Ω。这是串联了500 Ω内部反馈电阻或总计553 Ω。也就是形成了500 Ω和53 Ω的0.525 V电阻分压器。反过来，产生了900 μA (或0.525/553)的电流。为将此分流至地面或新VSS或−2 V，添加2.2 kΩ电阻或−2 V/2.2 kΩ = 900 μA。

第二，输入为单端输入且需要适当配置来保持优质性能，同时维持较低偶数阶失真。同样，100 Ω与50 Ω源电阻有效并联，得到33.33 Ω戴维南等效电阻，如前所述。这通常又会反映在VIN节点上，来平衡设备的输入，因为它是单端驱动的。但是，为了改善偶数阶失真，VIN+节点上的20 Ω用于保持所有宽带频率的低失真。这通过使用特定中频约500 MHz完成，—或参见图 5 测试示例。由于它是一个迭代的过程，所以会有些乏味。有关放大器上SE到DIFF转换的计算和方程，参见ADA4932数据手册。图6中所示为信号链设计中最高2 GHz输入频率的典型交流频率扫描性能。

值得注意的是，添加了5.1 nH电感与电源的正供电轨输入串联。这有助于通过捕捉和再循环放大器内部的这些不平衡电流来再次提高偶数阶线性度性能与频率。

最后，需要针对放大器和ADC之间的前端BW优化接口。这通常也以迭代的方式完成。但是，对于两个IC之间某些值的设置有几点需注意。为了在接口中获得最佳BW，请遵循以下规则。

首先，根据经验和/或ADC数据手册建议，选择一个反冲电阻器(RKB)，(本例中为Ω)，通常介于5 Ω和36 Ω之间。
然后，选择放大器外部串联电阻(RA)。如果放大器差分输出阻抗在100 Ω至200 Ω范围内，RA应小于10 Ω。如果放大器输出阻抗为12 Ω或更低，RA应介于5 Ω和36 Ω之间。此时，为ADL5567选择10 Ω串联电阻和阻抗为10 Ω的差分输出。
放大器输出的串联与并联总电阻应与放大器的表征负载(RL)接近。这里，图4电路中为160 Ω，或2 RA + 2 RKB + RADC = 20 + 40 + 100。ADL5567具有200 Ω的RL，所以如果设计值偏离放大器的RL特性值太多，线性度性能可能出现偏差。
最后，将内部ADC电容CADC添加至10 Ω串联电阻后的并联电容，来帮助完成内部ADC采样网络反冲。这也提供了软低通滤波来减少任何折回带内的宽带谐波。

有关在放大器和ADC之间形成抗混叠滤波器的更完整过程。

使用上述标准开发出2 GHz通带平坦度响应产品，以捕捉1st和2nd奈奎斯特区内的频率，假设采样速率为2.5 GSPS。该设计的输入驱动规格将为−8 dBm或252 mV p-p，假设在100 MHz基准频率下具有50 Ω输入阻抗。这是放大器输入要求转换器达到满量程的输入满量程电平。