直接在上一节的工程上修改，参考 I.MX6ULL 数据手册第十八章；

PLL2 的频率固定为 528 Mhz，PLL3 的频率固定为 480 Mhz，
首先初始化 PLL2 的 PFD0~PFD3，寄存器 CCM_ANALOG_PFD_528 用于设置 4 路 PFD 的时钟，比如 PFD0 = 528 * 18 / PFD0_FRAC，设置 PFD0_FRAC 位即可；


PLL2_PFD0 = 352 M = 528 * 18 / PFD0_FRAC，设置 PFD0_FRAC = 27 即可，PLL2_PFD1、PLL2_PFD2、PLL2_PFD3 一样设置；

再来初始化 PLL3 的 PFD0~PFD3，和 PLL2 差不多，设置寄存器 CCM_ANALOG_PFD_480，只不过计算公式变成了 PFD0 = 480*18/PFD0_FRAC；


到现在 8 路 PFD 已经设置好了。