1.什么是时钟域
2.PLL对时钟域管理
不管是否需要变频变相,在FPGA内部将外部输入时钟从专用时钟引脚扇入后先做PLL处理。如何调用pll,见另一篇文章。
约束输入时钟
creat_clock -period 10 -waveform {0 5} [get_ports {sys_clk}]
3.单bit信号跨时钟
4.多bit信号跨时钟
闭环反馈
always@(posedge I_clk)
1.什么是时钟域
2.PLL对时钟域管理
不管是否需要变频变相,在FPGA内部将外部输入时钟从专用时钟引脚扇入后先做PLL处理。如何调用pll,见另一篇文章。
约束输入时钟
creat_clock -period 10 -waveform {0 5} [get_ports {sys_clk}]
3.单bit信号跨时钟
4.多bit信号跨时钟
闭环反馈
always@(posedge I_clk)
本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若转载,请注明出处:/a/649053.html
如若内容造成侵权/违法违规/事实不符,请联系我们进行投诉反馈qq邮箱809451989@qq.com,一经查实,立即删除!