Synth 8-5535

报错代码

[Synth 8-5535] port <clk_0> has illegal connections. It is illegal to have a port connected to an input buffer and other components. The following are the port connections :
Input Buffer:
	Port I of instance clkin1_ibufg(IBUF) in module <top_clk_wiz_0_1_clk_wiz>
Other Components:

原因

普通IO输入的时钟信号必须要经过buffer才能驱动PLL

解决方法

将clocking wizard中的输入信号配置为 No Buffer

Warning：filegmt 56-199

解决方法

在Sources栏右键选择refresh hierarchy即可

Warning：CRITICAL WARNING: [filemgmt 56-176] Module references are not supported in manual compile order mode and will be ignored.

解决方法

将刷新层次结构的模式设置为自动更新和编译即可

[BD 41-237] Bus Interface property FREQ_HZ does not match between /M_AXIS_DATA_0(100000000) and /dds_compiler_0/M_AXIS_DATA(200000000)

引发这个报错的原因是IP核的时钟频率为200M，但是AXI4s的端口的频率为100M，因此将端口的频率设置为和IP核匹配的频率即可

vivado的各种设置无法保存

原因

"C:\Users\31651\AppData\Roaming\Xilinx\Vivado\2023.2\vivado.xml”这个文件里面存放了vivado的设置，例如最近打开的文件等

如果这些路径中有中文字符或其他vivado无法识别的字符，那么每次启动时vivado无法正常读取这些配置，就会重置这个文件，表现为重启vivado后所有配置全部丢失

解决方法

将含有中文字符的文件路径删除或者改成英语命名