NE555+74ls160+74LS20数电数字钟Multisim仿真设计

设计框图

数字钟电路的基本组成框架图如图一所示，它主要由多谐振荡器、计数器、译码器和数码显示器4个部分组成。

图一数字钟电路的基本组成（方框图）

2、设计方案

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时设计装置。他的计时周期为24小时，显示满刻度为23时59分59秒。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，计数器、校时电路和振荡器组成。数字钟实际上是一个对标准频率进行计数的计数电路，由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定，通常使用石英晶体振荡器电路。

三、单元电路设计与参数计算1、单元电路的设计

1.1时钟模块

考虑到数字钟对精度要求细撸适敝幽？槭怯�555计时器组成的振荡电路，其在电路中直接产生频率为1HZ的脉冲信号。图3.1.1为由555计时器所构成的。

图3.1.1时钟模块

1.2分频计数器

设计的60和24进制加法计数器都大于一个74LS160N的计数范围，所以需要级联。当且仅当秒的个位计数到10的瞬间，即输出为1010时，向本位发送一个清零信号，并同时向十位发送一个进位脉冲。但由于74LS160N的清零方式为异步清零，这种清零方式会导致清零的不可靠。所以必须要把脉冲调整到一个较低的周期，才会产生有效地清零和进位信号。两片74LS160N的预置是同步的，利用预置端的ABCD四个端口来实现清零。把A-D接地后，当置入控制器LOAD为低电平时，在CLK上升沿作用下，输出端QA-QD会与数据输入端A-D相一致。通过采用预置的方式，可以确保清零的稳定。但为了使清零和进位同步进行，在清零的输出端需要引出一根线，加上非门引入下一级计数器的输入端。这种可以实现多重清零的方式，也可以实现24进制用10进制显示，而且清零和进位的可靠性与同步性得到了极大地提高。

1.3秒计数器

由于时钟模块分频后可直接产生1Hz的标准脉冲时钟信号，所以可以直接把所得的1Hz信号作为秒位计数器的时钟信号。使用两片同步加法计数器74LS160N构成60进制加法计数器作为秒计时器，同时在设计的时候，也应用到了74LS20N这个双4输入与非门集成电路，其在电路中充当与非门的作用。在秒的个位计数到10的瞬间，向十位发送一个进位脉冲。秒的十位加法计数器在计数到6的瞬间，向74LS20N发送清零信号。这样就构成了一个级联而形成的60进制带进位与清零的加法计数器。图3.1.3为秒计时器的电路图。

图3.1.3秒计数器

1.4分计数器

按照同样的方法，可以构成分位的计数器。图3.1.4为秒计时器的电路图。

图3.1.4分计数器

1.5时计数器

秒分频计数器采用两片74LS160和一片74LS20组成，74LS160是十进制计数器，也就是说只能记住十个数字，计数完成后自动清零，同时产生一个进位信号，而74LS20内部由两组4输入与非门组成；秒分频计数器是60进制的计数器当低位的

变为0011的同时高位的

变为0010时，将高位和低位各置1的引脚接入到74LS20的一组四输入与非门中，此时74LS20输出低电平，将其接入两片74LS160的置零端从而完成两片计数器的同步置零。

图3.1.5为秒计时器的电路图。

图3.1.5时计数器

1.6校时电路

当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”“秒”的校对。

对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数，在秒校正时不影响分和小时的正常计数。图3.1.6为校时电路。

图3.1.6校时电路

1.7显示模块

现在的许多电器设备上都有显示十进制字符的字符显示器，以直观的显示出电器设备的运行数据。目前广泛使用的字符显示器是七段字符显示器，或称七段数码管。常见的七段数码管有液晶显示数码管和半导体数码管两种。半导体数码管是由七段发光二极管（Light Emitting Diode）组成，简称LED。图3.1.7是

LED的引脚及其等效电路。

图3.1.7LED的引脚及其等效电路

显示计数结果需要用到显示译码器DCD_ HEX，如图3.1.7.1

图3.1.7显示译码器DCD_ HEX

2、元件参数的计算

2.1时钟模块

555定时器的内部电路由分压器、电压比较器

和

、简单SR锁存器、放电三极管T以及缓冲器G组成，其内部结构图如图3.2.1所示。

图3.2.1　555定时器内部结构图

555定时器的功能表如下表所示

555定时器功能表

用555定时器组成多谐振荡器时，在接通电源后，电容C被充电，当

上升到

时，使

为低电平，同时放电三极管

导通，此时电容C通过

和

放电，

下降。　当

下降到

时，

翻转为高电平。电容器C放电所需的时间为

当放电结束时，T截止，

将通过

、

向电容器C充电，

由

上升到

所需要的时间为

　　当

上升到

时，电路又翻转为低电平。如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。其振荡频率为

当我们要在电路中由555振荡电路直接产生频率为1Hz的脉冲信号时，555振荡器的参数确定:T=0.7（R1+R2）C=500ms，f=1/t=2HZ，所以参数可以确定为:C1=47uF，C2=10nF，R1=10KΩ，R2=10KΩ。

2.2秒计数器

变为1010的同时高位的

变为0101时，将高位和低位各置1的引脚接入到74LS20的一组四输入与非门中，此时74LS20输出低电平，将其接入两片74LS160的置零端从而完成两片计数器的同步置零。

2.3分计数器

分的个位和十位计数单元的状态转换和秒的是一样的，只是它要把进位信号传输给时的个位计数单元。

2.3时计数器

变为0011的同时高位的

2.4校时电路

刚接通电源或走时不准时，都需要进行时间校准。理论上校时电路是可以通过直接与脉冲源相接而获得脉冲频率。但是因为实物电路的硬件缘故。在按下和弹开按钮的瞬间，数码管的数字会因为按钮的接触原因而抖动。这就导致了在较好之间后想结束校时，因为按钮抖动的原因，时间又改变了。相当于无校时功能。实现校时电路的方法有很多，采用基本R-S触发器构成单脉冲发生器是其中的一种。RS触发器具有置位、复位和保持（记忆）的功能，可以消除抖动，所以决定用这个比较简单的校时电路。

4、总原理图1. 总原理图

总原理图如图4.1所示

图4.1总原理图

2. 总原理图分析

该电路图由555晶体振荡器模块发出1HZ的脉冲信号进入右侧的秒计数器，秒计数器开始计数，同时将所捕捉到的脉冲送至显示模块，当秒计数器的十位满6之后发送脉冲信号给分计时器，分计时器的十位满6之后发送脉冲信号给时计时器同时将所捕捉到的脉冲送至显示模块，从而让时计时器开始工作，当有的计数器不准时，可以用校准电路进行校准。

五、仿真与分析1.总体仿真图

1.1总体仿真电路1

图5.1.1为仿真在时计数器的个位工作在10进制时的仿真。