系列文章目录

1、同步设计——亚稳态

---

---

前言

本节围绕时钟资源展开，主要描述和比较MMCM和PLL，若内容有误，欢迎和感谢各位指正
参考视频：正点原子系列教学视频

---

一、时钟管理资源

时钟资源分为全局时钟、区域时钟资源，方便管理和设计不同的时钟需求。

全局时钟 通常具有专用的时钟缓存和驱动结构，使得始终到电路各部分的延时非常小；
区域时钟 只能驱动区域内部的逻辑和IO。

时钟管理资源CMT（Clock Management Tiles）提供时钟合成、倾斜矫正、过滤抖动功能，一个CMT通常（例如Xilinx7系列FPGA）包含一个MMCM和一个PLL。

• BUFG：全局时钟缓存，提供驱动力
• CMT Backbone：CMT主干道
• GT Column：高速串行收发器

CC：时钟专用引脚，举例：

SRCC：只能作用于本时钟区域
MRCC：也可以作用于相邻时钟区域
P/N端：用于差分信号，如果是单端时钟，必须连P端

---

二、MMCM与PLL

MMCM和PLL的输入可以是：BUFR、BUFG、GT、CC、BUFH

MMCM内部结构：

• 可输入两个时钟，一般只用一个
• 最多可7输出
• O0输出支持分数（小数倍）分频
• Lock信号拉高表示输出的时钟信号稳定了

PLL内部结构:

• 可输入两个时钟，一般只用一个
• 最多可6输出
• Lock信号拉高表示输出的时钟信号稳定了

区别

MMCM和PLL都是可以用来合成不同频率、相位的时钟，完成时钟的倍频、分频、调相、抖动过滤，区别在于：

1. MMCM支持小数倍分频
2. MMCM分倍频范围更大
3. MMCM支持动态调相

总的来说，MMCM功能更加强大，可以看成是PLL+精细相移，一般PLL用于为memory接口提供时钟，MMCM为复杂逻辑提供时钟。

下面给出IP核配置中展现的两者功能差异：

---