第3章存储系统(2)

3.3 主存储器与CPU连接

3.3.1 连接原理

现代计算机的MAR和MDR都在CPU内部。
(1)主存储器通过数据总线,地址总线,控制总线与CPU连接。
(2)数据传输率=数据总线宽度*总线频率。
(4)控制总线(读写线)控制读写操作。
在这里插入图片描述

3.3.2 主存的扩展

数据总线宽度等于存储字长

1.位扩展法【增加存储字长,发挥数据总线的传输能力】
- 将数据总线的不同线连接不同的存储芯片,属于同一个地址的不同的比特位。
- 地址线连接方式相同。
- 数据线连接方式不同。
- CS片选信号需要连接全部芯片
- 例如使用8个8k*1位的的芯片改造成8k*8位的芯片
2.字扩展法【增加存储器的字数,更好利用CPU的寻址能力,扩大寻址范围】
- 同一根数据线和地址线连接多个芯片。
- 使用片选线控制同一地址不同芯片读取顺序。
- 地址线的低位用于芯片内部寻址,地址线的高位用于芯片定位。地址线高位输入到地址译码器后转换成具体芯片编号。【大部分情况是这样,具体题目具体分析】。

3.3.3 存储芯片的地址分配和片选

1.线选法
使用一个地址线对应一个芯片。

优点:不需要地址译码器。

缺点:不能使用连续空间。
- 原因:
  - 如下图所示A13,A14只能取值10或01。【不能为11同时存取】
  - 其空间范围是(10 0000....0000到10 1111...1111)和(01 0000...0000到01 1111...1111)。
  - 其中00 xxxx…xxxx和11 xxxx…xxxx空间没有使用到。
2.译码片选法
n条地址线经过译码器可以转化成 $2^n$ 个不同的芯片编号。

优点:地址空间连续。
- 以A13,A15为片选信号为例。
- 片选信号的A14为无效信号,可以为任何值。
- 而A13和A15决定了芯片选取。第一个0x0，第二个0x1，第三个1x0，第四个1x1。

3.3.4 存储器与CPU的连接

地址线的连接:
CPU地址线的低位与存储芯片的地址线连接。高位是在扩充芯片时使用,选择具体芯片。
数据线的连接:
CPU数据线与存储器芯片不一定相等,相等可以直接连接。不相等时需要进行芯片位扩展。
读写控制线:
读写线控制读写操作。可设计成两根,也可以一根。
片选线的连接:
芯片被选中由片选信号决定。由CPU通过CS传递给芯片。

3.4 外部存储器

3.4.1 磁盘存储器

优点:
①容量大,位价格低
②记录介质可以重复使用
③记录信息可以长期保存
④非破坏读出
缺点:
①读取速度慢
②机械结构复杂

1.磁盘存储器:

磁盘存储器组成:磁盘驱动器,磁盘控制器,盘片。
存储区域组成:磁头,柱面,扇区(扇区是读写的基本单位)。
磁盘指标:
- 记录密度:
  - 道密度: 磁道个数除以磁盘半径。
  - 位密度: 磁道单位长度的二进制代码位数。【由于每个区块中数据量相同,越靠近内部,区块越小,密度越大】
  - 面密度: 位密度乘以道密度。
- 磁盘容量:格式化后的容量变小。
- 平均存取时间: 寻道时间(磁头移动时间)+旋转时间(定位扇区时间)+传输时间(传输数据时间)
- 数据传输率:理论速率=磁盘转速r*磁道容量N字节
  $D_r=rN$
磁盘地址:

磁盘驱动器号`[硬盘号]`	柱面(磁道)号`[磁头臂移动]`	磁面号`[激活磁头]`	扇区号

2.磁盘阵列:

RAID0	无冗余,无校验,无容错能力,条带化,提高存取速度
RAID1	有容错能力,代价是容量减半
RAID2-RAID5	通过校验提高容错能力
`总结`	通过多个磁盘,提高传输率。并行提高数据吞吐量,镜像提高安全可靠性,数据校验位提供容错能力。

3.4.2 固态硬盘

固态硬盘(SSD)基于闪存技术的存储技术。
$\begin{cases} 一个或多个闪存芯片\\ 闪存翻译层【用于将逻辑块号映射到对应的物理地址】 \end{cases}$
数据读写单位:页。【IO总线指明逻辑块号,映射成页号】
页内有数据,不允许写入数据。重新写入数据到页中需要将一整块擦除重新写入。 【先将旧数据放入新物理地址,再重新写入,最后修改闪存翻译层的映射地址】。写比读慢。
在这里插入图片描述
对比: