引言

与有机晶体管相比，无机半导体晶体管具有优越的性能和可靠性。然而，由于其脆性，不利于制造可拉伸的电子产品。由于这一缺点，它们大多被放置在不可拉伸的部件上，以避免机械应变，加重连接这些刚性部件的可变形互连与整个系统的应变。因此，当可拉伸性是第一优先级时，必须牺牲集成密度，因为应该提高可拉伸布线的部分。在这项研究中，我们展示了氧化物薄膜晶体管的高密度集成具有优异的性能和可靠性，通过将器件直接嵌入可拉伸的蛇形弦中，以克服这种权衡。嵌入式晶体管本身不隐藏变形，不承受高达100%的应变；因此，可以在不牺牲拉伸性的情况下提高集成密度。我们希望我们的方法能够创造出比以前更紧凑的具有高端功能的可伸缩电子产品。

实验

将聚酰亚胺清漆（KPI-1500，Komec）以 2500 RPM 的速度旋涂在 6 英寸的玻璃晶片上 2 分钟。晶片在80℃下干燥10分钟，并在N2吹扫下在 450℃下烘烤一小时。作为缓冲层，SiNx和SiO2通过等离子增强化学气相沉积(PECVD)在300℃下依次沉积，每个厚度为10 nm。Mo（15 nm）和ITO（5nm）层也依次溅射，并通过光刻（MA6，SUSS MicroTec）和湿法蚀刻技术（MA-SO2，Dongwoo Finechem）将它们图案化为底栅。该底部栅极在300℃下覆盖有100纳米厚的PECVD SiO2作为栅极电介质，并且ITO沟道层溅射在SiO2上。对于ITO 沉积，直流(DC)等离子体功率保持在150W，并且除了Ar作为溅射气体 (24 SCCM)之外，还以1.0 SCCM的流速引入O2以控制ITO中的载流子浓度。还在 ITO通道上沉积了10 nm 厚的 SiO2，以保护通道层在后续蚀刻过程中免受湿化学品和等离子体造成的损坏。

然后使用PECVD在 300℃下将第二个栅极绝缘体沉积在有源层上，厚度为140 nm。使用CF4和Ar气体 (80/20 SCCM)，使用5mTorr的工作压力和300 W的RF等离子体功率通过干法蚀刻来蚀刻接触孔。在电介质蚀刻后，Mo (20 nm)/Al (100 nm)/Mo (30 nm) 金属层被溅射并图案化为 SD 触点、额外的顶栅和测量焊盘，采用与底栅相同的蚀刻剂进行湿法蚀刻图案化。然后在真空中在 300°C 下进行热退火 2 小时。将另一种聚酰亚胺清漆（VTEC TM PI-1388，RBI）以 4000 RPM 的速度旋涂 3 分钟，并在 120 °C 下干燥 3 分钟。最后的烘烤是在 250 °C 的真空中进行一个小时（图 3b）。将 10 nm 厚的 ITO 硬掩模溅射在顶部 PI 上，并在与蚀刻有源层相同的条件下通过干法蚀刻进行图案化。最后，底部和顶部 PI 通过 O 2以蛇形形状蚀刻 ITO 硬掩模等离子体和 ITO 掩模通过相同的湿蚀刻剂剥离用于栅极图案化（图3c）。

图3集成的无机TFT阵列的|6英寸晶片级制造及其向弹性体的整体转移。

结果和讨论

ITO中的高电子密度使得TFT难以关断，即使在高负栅极偏压下也是如此，并且还会导致阈值电压的负偏移。为了实现适当的开/关操作，我们通过在溅射过程中引入氧气和氩气来控制 ITO 中的载流子浓度。氧空位是氧化物半导体中众所周知的电子供体以及ITO 薄膜中的替代掺杂剂（如锡）。因此，随着氧化物半导体中氧空位含量的增加，电子浓度也增加。因此，我们在ITO溅射过程中引入氧气，以减少沉积膜中氧空位的形成。除此之外，其物理厚度保持在6nm以下以完全耗尽电子。如果ITO膜变厚，栅极偏压将更难耗尽其中的电子。换句话说，电子只能部分耗尽，而背沟道（栅电极的相对侧）保持不耗尽。这会导致高关断电流和阈值电压的负偏移。我们使用这种方法首先制造了具有底栅结构的 ITO TFT，该结构包括位于ITO顶部的钝化层，该钝化层也充当蚀刻停止层（图2a）。这表明具有 100 纳米厚的SiO2栅极绝缘体的场效应迁移率超过60 cm2 V-1 s-1，远高于IGZO（图2b）。然而，如前所述，阈值电压非常负(-4 V)，并且随着沟道长度从25μm 缩短到16μm，阈值电压变得更严重，超过了-5 V。像我们的器件中一样被栅极电介质或蚀刻停止层覆盖的氧化物半导体可以在此类绝缘体的干法蚀刻过程中掺杂，以打开用于SD触点的孔。这是因为氧化物半导体的暴露部分被等离子体损坏，并因此在此处形成氧空位等供体缺陷。增加的电子可以从这些掺杂区域（SD侧）向沟道中心扩散。这导致沟道中载流子浓度的升高并因此导致阈值电压的负偏移。随着沟道长度变短，来自 SD区域的载流子扩散的影响变得更加严重因为与本征部分相比，电子扩散到的区域部分增加了。

图2性能增强的氧化物TFTs

结论

我们推出了“实际上”具有高性能和出色的电气和机械稳定性的可拉伸无机晶体管。高集成密度（>30,000 晶体管/cm2）是通过将氧化物TFT直接嵌入蛇形串中实现的，其中无源电极通常放置在以前的无机可拉伸阵列中。由于PI包层，即使在可拉伸TFT拉伸到100%应变后，电气特性也得以保留。此外，我们的方法基于标准的半导体/显示器制造技术。因此，可以实现高成品率和均匀的器件特性。我们希望我们的方法为制造需要高性能和可靠性的高度微型化可拉伸产品铺平道路。