1.原语的概念

       原语是一种元件！

        FPGA原语是芯片制造商已经定义好的基本电路元件，是一系列组成逻辑电路的基本单元，FPGA开发者编写逻辑代码时可以调用原语进行底层构建。

       原语可分为预定义原语和用户自定义原语。预定义原语为如and/or等门级原语不需要例化，可以直接调用。用户自定义原语在Verilog中使用非常简单，将其作为模块名直接例化即可。Vivado中的原语库也属于自定义原语，提供了如ODDR、BUFG等原语供开发者使用。

2.Vivado原语模板

           在Vivado下可以查看原语库中的所有原语，并给出了例化模板。首先单击Tools--->Langage Templates

          然后在Vreilog--->Device Primitive Insantiation下，找到对应的FPGA芯片查看其下面的原语模板，如Artix-7的ODDR原语。