真实案例分享：MOS管电源开关电路，遇到上电冲击电流超标

做硬件，堆经验。
分享一个案例：MOS管电源开关电路，遇到上电冲击电流超标，怎么解决的呢？
下面是正文部分。
—— 正文 ——
最近有一颗用了挺久的MOSFET发了停产通知，供应链部门找到我们研发部门，说供应商推荐了另外一型号的作为兼容替代，需要研发部门分析一下。我粗略扫了一下规格书，Vds，Id，Vgs(th)这些主要参数没太大区别，反正现有的应用远没达到器件的极限，所以直接替换是没啥问题的。本以为这事就这样结了，不过为了给今年校招进来的新同事锻炼的机会，部门经理还是分配了做详细兼容替代分析的任务给新同事A君。
结果过了两天A君突然找到我：蒋工，这个替代的MOS管在你的新项目上替代不了。
我：？？？不会吧，这不是15A的MOS管么，我这平均电流才不到6A，峰值电流也不超过8A，怎么会用不了？虽然替代的MOS管导通电阻增加了几个毫欧，我算了下耗散功率也没增加太多，不应该有问题的。
A君：不是，其他参数都没问题，最大脉冲电流超标了，替代的MOS管这项指标只有40A，之前那个是80A，你这个新项目测出来有60A。
我：不可能，这电路用了很久了，一直都没出过问题，新项目虽然功耗增加了一些，但不可能有那么大脉冲电流，因为板上的大电容总容量又没增加多少，你是不是测错了？
A君：那你过来看看。
啪~~~~~我的脸…
不就是MOS管开关电路嘛，So easy，闭着眼睛也能设计出来。这里用的是PMOS，所以只要把栅极上拉到源极，再通过一个开关控制把栅极拉到地，这样开关导通的时候MOS管也导通，完美。
在这里插入图片描述

然后就有了下面这个测试结果：黄色迹线是漏极电流，紫色是漏极电压，蓝色是源极电压，绿色是开关使能，橘色用漏极电压乘以漏极电流得到功率。是的我没有看错，开关导通的瞬间漏极电流最大能到60A！这次替代的MOS管最大脉冲电流是40A，这样看来这个设计确实不安全。
可我还是不服气，这个电路以前也用过，也详细测过不可能出现这么大的脉冲电流，虽然新项目在MOS管后面增加了一些电容，但电容总容量实际没增加太多，即使上电瞬间充电也不太可能产生这么大电流才对，一定是什么地方出错了。
在这里插入图片描述

新项目的功耗增加了大概30%，电源树结构与之前的也有不小的区别，不过设计时并没有增大板级的大型储能电容容值，而是放了更多容量稍小但性能更好的MLCC（多层瓷片电容）到个负载电源附近以获得更好的效果。
难道是多加进来的这些MLCC在捣鬼？先仿真验证一下看看。
因为电容的ESL常常造成仿真结果出现震荡，所以这里电容只用了ESR，元件参数并不是实际的值，不过足够说明问题了。当电容有一端没有明确接到某个电压的时候，如果不人为设定一下初始电压，往往会造成仿真结果错误，这里在C3上并了一个R5就是出于这种考虑。为了模拟冲击电流造成的电源波动，这里还对总电源和电源线进行了简单建模。
在这里插入图片描述

仿真结果可以看到上电瞬间冲击电流有22A左右，还算在可控的范围内。
在这里插入图片描述

现在把万恶的MLCC加上再试试，相比于470uF的电解电容，MLCC只有22uF，然后…60A的冲击电流，增加了近3倍？！电容量增加还不到1/10，冲击电流增加了那么多倍，这样翻车，我认还不行么。
在这里插入图片描述

如果不使用MLCC而只是增大电解电容的容量，就增加到2200uF吧，翻了4倍多呢，结果脉冲电流最大值才24A，只是整个充电过程变长了。
在这里插入图片描述

这就是电容ESR捣鬼导致的，使用ESR较大的电解电容时，ESR限制住了流经电容的最大电流，所以冲击电流并不会太大；而ESR非常小的MLCC，在电源接通的瞬间近乎直接断路到地，所以会出现巨大的冲击电流。
我这次算是败给了直觉，直觉认为电容量决定了冲击电流，而实际上ESR才主导冲击电流的最大值，电容量更多的是决定充电的总能量（或者说电流与时间的乘积）。
元凶找到了，现在的问题是如何整改，最简单的整改方法就是给MOS管加缓启动电路。缓启动电路以前也没少用，不过这次设计偷懒，直觉又觉得不会出问题，所以就没加上去，结果翻车了。
MOS管缓启动电路的思路非常简单，充分利用MOS管的线性区，不让MOS管突然从截至跳到饱和就行了，也就是要给Vgs缓慢变化而不是突变，这样MOS管在上电过程中相当于一个可变的电阻，可以温柔地给负载电容充电而不是一口气吃一个胖子。
电容两端电压不能突变，所以在MOS管的栅极和源极之间跨接一个电容，栅极通过电阻或者恒流源缓慢对电容放电而不是简单粗暴开关接短接到地，这样就能让Vgs缓慢变化了。
在这里插入图片描述

仿真结果还不错，冲击电流从60A降到了不到15A，完全不用担心MOS管罢工。虽然缓启动增加了上电延时，不过对于总开关来说没有太严格的上电时序要求，也不算什么大问题。
在这里插入图片描述

不过没完，这个缓启动电路还会带来另一个比较大的问题就是掉电延时，而且比上电延时要严重的多（这应该很容易想明白）。好在我这里是总开关，所以掉电延时也不是什么严重的问题，不过如果是用MOS管做严格的上下电时序控制，这就是个很严重的问题了。对时序控制要求高的场合，还是用专门的负载开关去处理吧，分立MOS开关搞起来就太折腾了。

当然这套简单的缓启动电路缺点还有不少，实际使用中还得根据实际情况进行调整，电路还会更复杂（比如在栅源间跨接二极管解决源极电源突然掉电又恢复时，电路锁定在之前状态的问题），这里就不再展开了。
实际电路中加入缓启动电路再测试，和预期的一样有很大改善。
在这里插入图片描述