第四章大模板卷积ASIC设计方案
P80
实时图SPRM 数据位宽64bit，4个SPRAM，同时得到4行数据
绘制卷积芯片数据路径图，卷积芯片内部模块图
根据这个图，本书后续对各个模块都进行介绍。

P81

第一个模块 图像输入前端FIFO

学习图像处理中好的设计思路：帧格式校验和数据拼接

实现方式见下：

(1)帧格式校验

当从前端FIFO中读取数据，检测到帧起始信号有效时，开始计数（假设一帧图像个数为F)。若计数达到F时还未检测到下一帧的帧起始信号，则前端FIFO不会将数据写入后端FIFO中。同理，若未计数到F时已经检测到下一帧的帧起始信号，则FIFO重复读取上一帧的最后一位数据，直到达到F为止。这样就能很好地解决帧数据不齐的问题。

(2)数据拼接

将8 bit有效数据信号转化为64 bit数据写入后端FIFO中。图像大小可变，这样有可能存在这种情况，即一行数据不能够刚好拼成n个64 bit，例如，一行数据为321x8bit，那么只能拼成40个64 bit。这样就把每一行最后一个8 bit 数据重复若干次，直到拼接为一个完整的64 bit数据。

第二个模块 图像输入后端FIFO