【开源硬件篇】STM32F103C8T6核心板

STM32F103C8T6核心板

文章目录

- STM32F103C8T6核心板
- - 一、STM32F103C8T6芯片
  - - 1.1 STM32F103C8T6简介
    - 1.2 芯片引脚说明
  - 二、去耦电路
  - - 2.1 原理图设计
    - 2.2 原理分析
    - - 2.2.1 结论
      - 2.2.2 去耦效果图
      - 2.2.3 放置距离问题
      - 2.2.3 放置位置问题
    - 2.3 PCB设计示例
  - 三、晶振电路
  - - 3.1 原理图设计
    - 3.2 原理分析
    - 3.3 PCB设计示例
  - 四、SWD下载电路
  - - 4.1 原理图设计
    - 4.2 原理讲解
    - - 4.2.1 JTAG介绍
      - 4.2.2 SWD模式
      - 4.2.3 SWCLK为什么需要经过10K电阻下拉至GND？SWDIO为什么需要经过10K电阻上拉至3.3V?
    - 4.3 PCB设计参考示例
  - 五、电源指示电路
  - - 5.1 原理图设计
    - 5.2 原理讲解
    - 5.3 PCB设计参考示例
  - 六、复位电路设计
  - - 6.1 原理图设计
    - 6.2原理讲解
    - 6.3 PCB设计参考示例
  - 七、BOOT电路设计
  - - 7.1 原理图设计
    - 7.2 原理分析
    - 7.3 PCB设计参考示例
  - 八、外围IO口电路设计
  - - 8.1 原理图设计
    - 8.2 PCB设计参考示例

一、STM32F103C8T6芯片

1.1 STM32F103C8T6简介

STM32F103C8T6是一款由意法半导体公司（ST）推出的基于Cortex-M3内核的32位微控制器，硬件采用LQFP48封装。

具体参数为：

64K x 8bit的Flash
20K x 8bit的SRAM
37个GPIO，分别为PA0-PA15、PB0-PB15、PC13-PC15、PD0-PD1
2个12bit ADC合计12路通道，外部通道：PA0到PA7以及PB0到PB1。内部通道：温度传感器通道ADC_Channel_16和内部参考电压通道ADC_Channel_17
4个16bit定时器/计数器，分别为TIM1、TIM2、TIM3、TIM4
2个看门狗定时器（独立看门狗IWDG、窗口看门狗WWDG）
1个24bit向下计数的滴答定时器systick
2个IIC，2个SPI，3个USART，1个CAN
内部8MHz时钟HSI最高可倍频到64MHz，外部8MHz时钟HSE最高可倍频到72MHz

Cortex-M3是ARM公司推出的基于ARMv7架构的MCU内核，ST公司在此内核的基础上完成了USART、DMA、GPIO等外围电路的设计。

ST系列家族：
在这里插入图片描述
相同系列的内核一般相同，如F1系列都采用Cortex-M3内核开发，但根据Flash大小不同可将STM32分成小容量产品（<64K）、中等容量产品(介于64K-128K)、大容量产品3个部分
Cortex-M3摒弃了冯· 诺依曼结构（普林斯顿结构），采用了将指令存储和数据存储分开的的哈佛结构（Harvard Architecture ），这样一来Cortex-M3同时拥有了独立的32-bit指令总线和32-bit数据总线，数据访问将不再占用指令总线，同时读取指令和数据后提升了MCU运行速度。
在这里插入图片描述
Cortex-M3是一个 32 位处理器内核，正因如此，STM32才被称作为32-bit微控制器，他拥有32条地址总线，也就是说最大寻址空间为4Gbyte。此外，Cortex-M3的寄存器是32 位的，存储器接口也是 32 位的

1.2 芯片引脚说明

在这里插入图片描述

二、去耦电路

2.1 原理图设计

在这里插入图片描述

2.2 原理分析

2.2.1 结论

在电源管脚上放置一个104(0.1μF)的电容能够有效抑制电源上的噪声，也就是能够对电源噪声去耦；
“电源 – 去耦电容 – 地”三点一线的距离越近，则去耦的效果越好
相同材料的电容，即便电容容量减少为1/10，去耦的效果并不会有什么明显变化，我们对于高频去耦用同样封装的器件，容值为0.01μF、0.1μF、1μF效果相差不大
同样容值，贴片（SMD）封装的电容比穿孔的电容效果更好，原因就是穿孔电容的管脚等效的电感要大很多，影响了去耦的效果；

2.2.2 去耦效果图

在这里插入图片描述

2.2.3 放置距离问题

容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最靠近芯片的位置。
容值稍大些的可以距离稍远，最外层放置容值最大的。但是，所有对该芯片去耦的电容都尽量靠近芯片

2.2.3 放置位置问题

针对于高速的PCB设计时，电容最好是放置在芯片的同一侧，去耦的效果更好；而如果是MCU类型的去耦电容，那么放置背面和正面的区别不大。

2.3 PCB设计示例

在这里插入图片描述

三、晶振电路

3.1 原理图设计

在这里插入图片描述

晶振的选择：

查看STM32系列的数据手册：
在这里插入图片描述

可知：

CL = CL1 x CL2 / (CL1 + CL2) + Cstray

Cstray的值为2pf~7pf的范围

而CL可以根据晶振的数据手册可知：
在这里插入图片描述

我们这里选择的是16pf的CL

然后我们一般设置CL1 = CL2,而选择Cstray为5pf

之后根据计算可得，CL1 = CL2 = 22pf,所以我们8MHZ晶振的匹配电容就选择为22pf

而对于32.768KHZ的外部晶振而言，根据STM32芯片数据手册中关于外部低速晶振的描述，强烈建议使用具有负载电容CL <= 7 pF的谐振器。切勿使用负载电容为12.5 pF的谐振器。

因此我们选择CL = 6pF,Cstray=2pf,所以选择CL1 = CL2 = 8pF

3.2 原理分析

STM32内部自身就有三个时钟源，这个看过32手册时钟树的都会有一定的了解，在32芯片的时钟树中需要有五个时钟源，我们PCB需要放置的便是外部高速时钟和外部低速时钟。

高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~16MHz。一般设置的为8MHZ的晶振，用于系统的主频使用

低速外部时钟，接频率为32.768kHz的石英晶体，用于驱动RTC时钟

3.3 PCB设计示例

我们可以注意到，晶振旁边使用GND布线包围，最好也在围绕的GND线上打孔，这是为了将晶振隔离开。而且晶振所在区域的顶层以及底层最好不要走线，因为这会影响到信号线的信号。

其次的话，晶振的两个电容尽量和晶振保持对称。
在这里插入图片描述

四、SWD下载电路

4.1 原理图设计

在这里插入图片描述

4.2 原理讲解

4.2.1 JTAG介绍

我们比较常用的是Jlink下载器，这种下载器有一个缺点就是使用的Jtag 20PIN接口，太多的PIN会导致一些小型的PCB板很拥挤，也会增加布线的难度。 而使用SWD接口下载调试，只需要要使用4个PIN: GND, RST, SWDIO, SWDCLK ，而且下载速度可以达到10M/s，优势显而易见。