一、问题描述

本次使用系列文章52和53中实现的子模块，实现以下组合逻辑电路。

二、verilog源码

module top_module (input x, input y, output z);
    
    wire [3:0