FPGA基于RIFFA实现PCIE采集ov5640图像传输，提供工程源码和QT上位机

1、前言

PCIE是目前速率很高的外部板卡与CPU通信的方案之一，广泛应用于电脑主板与外部板卡的通讯，PCIE协议极其复杂，想要掌握不容易，所以Xilinx和Altera等FPGA厂商直接推出了相关IP供用户使用，比如Xilinx的XDMA，这种IP直接集成了PCIE通信的所有内核资源，并已封装为AXIS接口，用户在使用时只需要按照AXIS流数据格式收发即可，相当于傻瓜式使用PCIE，但是，如果你想装个杯，想要自己研究甚至手写一个PCIE收发器呢？那本文就适合你的胃口了。。。

本文详细描述了RIFFA的实现设计方案，使用Xilinx的PCIE IP作为桥接工具，实现PCIE和电脑主机的图像采集传输，将结合摄像头模块 OV5640，将摄像头数据采集到 DDR3 内存中，然后通过上位机实验 PCIE 接口将摄像头图像采集到QT上位机中，做到实时显示图像，工程代码编译通过后上板调试验证，文章末尾有演示效果，可直接项目移植，适用于在校学生、研究生项目开发，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的数字成像和图像传输领域；

提供完整的、跑通的工程源码和技术支持；
工程源码和技术支持的获取方式放在了文章末尾，请耐心看到最后；

2、RIFFA理论基础

前面已经写过两篇关于RIFFA理论的文章，请兄弟们线参考一下：
1、RIFFA与PCIE IP的FPGA架构，参考链接RIFFA
2、RIFFA与PCIE的测速实验，参考链接测速实验
前面的2篇文章只是理论基础和在FPGA上实现了部署，属于学习和验证性质，从本文开始，我们正式进入项目实战阶段，使用RIFFA与PCIE架构采集视频，并在QT上位机上显示，后面还将出采集HDMI视频的工程，敬请期待。

3、设计思路和架构

设计思路和架构如下：
在这里插入图片描述
输入为ov5640摄像头，i2c配置为1280x720的分辨率；
图像采集：
采集ov5640摄像头数据，输出RGB565格式的视频，框图如下，很简单；

图像缓存：
经常看我文章的兄弟应该都熟悉，我的图像缓存架构一般喜欢用FDMA方案，关于FDMA方案可以参考我之前的文章FDMA方案
图像缓存：
图像缓存架构如下：
在这里插入图片描述
但本实验没有使用该方案，而是使用另一种基于AXI4-FULL的图像缓存方案，考虑到PCIE图传的延时性，只做到了2帧的图像缓存，高于2帧延迟就大了，项目不允许，所以采用乒乓架构实现图像2帧缓存，具体可看代码，后面我也会专门出一期讲解该方案的文章和验证工程；
RIFFA-PCIEX2架构
RIFFA-PCIEX2架构如下：
在这里插入图片描述
请参考我前面的2期文章，这里对原始工程的该架构部分做了修改，以适应图像传输的接口要求。
PCIE 的顶层模块与测速模块几乎一致，只是将用户端数据引出来，修改了部分接口。
右边接口为 PCIE 接口，未对其进行修改，左边接口为新增 fifo 接口，包括读 fifo 与写 fifo接口，用于将 pcie 的读写数据转接成 fifo 接口，以供其他模块使用。
RIFFA-PCIEX2模块顶层接口如下，标出了新增的端口：

module pcie_riffa #(
      parameter C_NUM_CHNL = 1,			// Number of RIFFA Channels
      parameter C_NUM_LANES =  2,		// Number of PCIe Lanes
      parameter C_PCI_DATA_WIDTH = 64,	// Settings from Vivado IP Generator
      parameter C_MAX_PAYLOAD_BYTES = 512,
      parameter C_LOG_NUM_TAGS = 5,
      parameter PCIE_TX_LEN = 32'd307200
)(
    //增加端口开始
    //写端口
     output fifo_wr_clk,						//pcie写数据到外部的时钟信号
     output fifo_we,							//pcie写数据的使能信号
     output [C_PCI_DATA_WIDTH-1:0]fifo_wr_date,	//pcie写数据到外部
     //读端口
     output fifo_rd_clk,						//pcie从外部读取数据时钟
     output fifo_re,							//pcie从外部读取数据使能
     input  [C_PCI_DATA_WIDTH-1:0]fifo_rd_date,	//pcie读数据
     input  fifo_rd_date_valid,					//外部数据可读有效
     //增加端口结束  
     output [(C_NUM_LANES - 1) : 0] PCI_EXP_TXP,
     output [(C_NUM_LANES - 1) : 0] PCI_EXP_TXN,
     input [(C_NUM_LANES - 1) : 0]  PCI_EXP_RXP,
     input [(C_NUM_LANES - 1) : 0]  PCI_EXP_RXN,
     //output [3:0]                   LED,
     input                          PCIE_REFCLK_P,
     input                          PCIE_REFCLK_N,
     input                          PCIE_RESET_N
     );

新增信号接口主要用于将 pcie 发送数据与接收数据以 fifo 接口引出，用户只需将其连接到 fifo 模块或者类似 fifo 模块即可，本工程将其读取数据连接到 ddr3 顶层模块，即可完成从 ddr3 中读取数据，将其通过 pcie 发送到上位机。

PCIE发送数据模块：
PCIE 数据模块为本工程的重点，PCIE 数据的提取将由此模块将 PCIE 数据装换为FIFO 数据接口，以完成数据的提取。chnl_tester.v 模块中的信号接口有接收数据端口与发送数据端口组成，里面有 1 个状态机组成，有 4 种状态，等待读状态，读数据，等待写状态，写数据这 4 个过程。此状态机当接收到上位机发送到 PCIE 的数据时进入读数据状态，随后将进入写数据过程，将数据完完整整的写会到上位机，因此测速模块发送和接收的数据都是从 1 到发送长度最大值的序列。
具体请看代码。。。