摘要：由于使用的需要，我要在一个bank上面使用4个MIPI D-PHY；如果pin的指定，跨了bytegroup就会出现bg<x>_pin<y>_nc信号，而且如果一个bit slice control被多个byte group 使用会发生报错；所以我的结论：如果一个bytegroup被其他的IP占用了，那么另一个IP就用不了这个bytegroup；解决办法就是尽量保证一个MIPI就用一个bytegroup上面的pin，并且尽量保持连续，会对PCB的布线会好一些；
先看我与xilinx的对话：
AMD Customer Community
1. Example I/O bank
2.不连续的pin配置，会出现bg<x>_pin<y>_nc
但是如果bank上面的资源是够用的（即不会发生bit slce control confilct），那么只需要把bg<x>_pin<y>_nc引到顶层，悬空就可以了，vivado会自动分配这个pin；
3.bit slce control confilct
xilinx fpga一个bank上面一定是可以放下4个4 lane mipi d-phy的；
如果出现了这种错误，那就是pin跨了bytegroup，需要调整pin的位置；
参考文章：
AMD Customer Community
