ARM编程模型-寄存器组

Cortex A系列ARM处理器共有40个32位寄存器,其中33个为通用寄存器,7个为状态寄存器。usr模式和sys模式共用同一组寄存器。
在这里插入图片描述
通用寄存器包括R0~R15,可以分为3类:

未分组寄存器R0~R7
分组寄存器R8~R14、R13(SP) 、R14(LR)
程序计数器PC(R15)、R8_fiq-R12_fir为快中断独有

在不同模式下，名称相同的寄存器，实际物理上是不同的寄存器，虽然逻辑上有可能相同。
r0~r7 所有模式下都是相同的寄存器

1.ARM的寄存器组（Thumb state）

在这里插入图片描述

2. 不同状态下的寄存器组对比

在这里插入图片描述

3.通用寄存器

通用寄存器包括R0~R15,可以分为3类:

未分组寄存器R0~R7
分组寄存器R8~R14、R13(SP) 、R14(LR)
程序计数器PC(R15)、R8_fiq-R12_fir为快中断独有

R0-R7:无影子寄存器，未分组寄存器
所有模式下，R0-R7所对应的物理寄存器都是相同的。
真正意义上的通用寄存器，ARM体系结构种对他们没有任何特殊的假设，它们的功能都是等同的。
在所有运行模式下,未分组寄存器都指向同一个物理寄存器,它们未被系统用作特殊的用途.因此在中断或异常处理进行运行模式转换时,由于不同的处理器运行模式均使用相同的物理寄存器,所以可能造成寄存器中数据的破坏。
因此，在中断或者异常处理程序中一般都需要对这几个寄存器进行保存。压栈保存。

R8-R14:有影子寄存器，分组寄存器
影子寄存器是指该寄存器在不同模式下对应的物理寄存器。
对于分组寄存器,它们每一次所访问的物理寄存器都与当前处理器的运行模式有关。
访问的物理寄存器取决于当前的处理器模式，或使用规定的名字来访问。
R8-R12各有2个物理寄存器：FIQ模式和非FIQ模式。除了FIQ模式下不用保存R8-R12，其他模式都需要保护。每个寄存器对应2个不同的物理寄存器,当使用FIQ(快速中断模式)时,访问寄存器 R8_fiq ~ R12_fiq;当使用除FIQ模式以外的其他模式时,访问寄存器R8_usr~R12_usr。。

R13-R14
各有6个物理寄存器，用户模式和系统模式共用，其他5个用于各异常模式。
对于R13,R14来说,每个寄存器对应7个不同的物理寄存器,其中一个是用户模式与系统模式共用,另外6个物理寄存器对应其他6种不同的运行模式,并采用以下记号来区分不同的物理寄存器:
R13_mode R14_mode
其中mode可为:「usr,fiq,irq,svc,abt,und，mon」。

R13(SP)被用作栈指针
通常在系统初始化时需要对所有模式下的SP指针赋值，CPU会自动切换成相应模式下的值。
在ARM指令中常用作「堆栈指针」,用户也可使用其他的寄存器作为堆栈指针,而在Thumb指令集中,某些指令强制性的要求使用R13作为堆栈指针。
寄存器R13在ARM指令中常用作堆栈指针，但这只是一种习惯用法，用户也可使用其他的寄存器作为堆栈指针。而在Thumb指令集中，某些指令强制性的要求使用R13作为堆栈指针。
由于处理器的每种运行模式均有自己独立的物理寄存器R13，在用户应用程序的初始化部分，一般都要初始化每种模式下的R13，使其指向该运行模式的栈空间。这样，当程序的运行进入异常模式时，可以将需要保护的寄存器放入R13所指向的堆栈，而当程序从异常模式返回时，则从对应的堆栈中恢复，采用这种方式可以保证异常发生后程序的正常执行。

R14（LR）链接寄存器(Link Register)
用于保存子程序返回地址或异常返回地址。
当执行子程序调用指令(BL)时,R14可得到R15(程序计数器PC)的备份。
在每一种运行模式下，都可用R14保存子程序的返回地址，当用BL或BLX指令调用子程序时，将PC的当前值复制给R14，执行完子程序后，又将R14的值复制回PC，即可完成子程序的调用返回。以上的描述可用指令完成。
从子程序返回：
MOV PC, LR
或者
BX LR

在子程序入口处使用以下指令将R14存入堆栈：
STMFD SP！,{,LR}

对应的，使用以下指令可以完成子程序返回：
LDMFD SP！,{,PC}

R15(PC)：程序计数器
可以被读写
ARM STATE：bits[1:0]为0，bits[31:2]即为PC有效值
THUMB state: bits[0]为0, bits[31:1]即为PC有效值
比如如果pc的值是0x40008001,那么在寻址的时候其实会查找地址0x40008000，低2位会自动忽略掉
由于ARM体系结构采用了多级流水线技术，对于ARM指令集而言，PC总是指向当前指令的下两条指令的地址,即PC的值为当前指令的地址值加8个字节。
即：PC值=当前程序执行位置+8

4. 程序状态寄存器（v4T）CPSR、SPSR

包括所有的CPSR和SPSR寄存器，其中CPSR(当前状态寄存器)在所有模式下都是可以读写的。SPSR是CPSR的备份。二者格式相同。
「CPSR」(Current Program Status Register，当前程序状态寄存器)，CPSR可在任何运行模式下被访问，它包括条件标志位、中断禁止位、当前处理器模式标志位，以及其他一些相关的控制和状态位。
每一种运行模式下又都有一个专用的物理状态寄存器，称为「SPSR」(Saved Program Status Register，备份的程序状态寄存器)，当异常发生时，SPSR用于保存CPSR的当前值，从异常退出时则可由SPSR来恢复CPSR。
由于用户模式和系统模式不属于异常模式，它们没有SPSR，当在这两种模式下访问SPSR，结果是未知的。
条件标准，中断使能标志，当前处理器的模式，其它的一些状态和控制标志
在这里插入图片描述
a. 条件码标志(condition code flags)「N,Z,C,V」均为条件码标志位,它们的内容可被算术或逻辑运算的结果所改变,并且可以决定某条指令是否被执行。在ARM状态下,绝大多数的指令都是有条件执行的,在Thumb状态下,仅有分支指令是有条件执行的。
「N (Number)」: 当用两个补码表示的带符号数进行运算时,N=1表示运行结果为负,N=0表示运行结果为正或零
「Z :(Zero)」: Z=1表示运算结果为零,Z=0表示运行结果非零
「C」 : 可以有4种方法设置C的值：
o (Come)加法运算(包括CMP):当运算结果产生了进位时C=1,否则C=0
o 减法运算(包括CMP):当运算产生了借位,C=0否则C=1
o 对于包含移位操作的非加/减运算指令 ,C为移出值的最后一位
o 对于其他的非加/减运算指令C的值通常不改变
「V」 :
(oVerflow)对于加/减法运算指令,当操作数和运算结果为二进制的补码表示的带符号位溢出时,V=1表示符号位溢出;对于其他的非加/减运算指令V的值通常不改变
「Q」：在ARM V5及以上版本的E系列处理器中，用Q标志位指示增强的DSP运算指令是否发生了溢出。在其它版本的处理器中，Q标志位无定义
「J：」
仅ARM v5TE-J架构支持 , T=0;J = 1 处理器处于Jazelle状态,也可以和其他位组合.
「E位：」大小端控制位
「A位：」A=1 禁止不精确的数据异常
「T :」T = 0;J=0; 处理器处于 ARM 状态 T = 1;J=0 处理器处于 Thumb 状态 T = 1;J=1 处理器处于 ThumbEE 状态